{"id":8180,"date":"2019-10-29T17:00:58","date_gmt":"2019-10-29T17:00:58","guid":{"rendered":"https:\/\/www3.hhu.de\/duesseldorfer-archiv\/?p=8180"},"modified":"2019-10-29T13:49:04","modified_gmt":"2019-10-29T13:49:04","slug":"4b-o-144-16-codierer-zum-codieren-eines-datenworts","status":"publish","type":"post","link":"https:\/\/d-prax.de\/?p=8180","title":{"rendered":"4b O 144\/16 – Codierer zum Codieren eines Datenworts"},"content":{"rendered":"

D\u00fcsseldorfer Entscheidungsnummer: 2922<\/strong><\/p>\n

Landgericht D\u00fcsseldorf<\/p>\n

Urteil vom 28. M\u00e4rz 2019, Az. 4b O 144\/16<\/p>\n

    \n
  1. \nDie Beklagten werden verurteilt,<\/li>\n
  2. 1.
    \nder Kl\u00e4gerin dar\u00fcber Auskunft zu erteilen, in welchem Umfang sie (die Be-klagten) die nachfolgend bezeichneten Handlungen seit dem X begangen haben, n\u00e4mlich
    \na)
    \nCodierer zum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei jedes Bit des Datenworts auf einer Busleitung eines Datenbusses mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Merkmalen:
    \neiner Komparatoreinrichtung zum Untersuchen des Datenworts, um festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung einen Komparatorausgang aufweist;
    \neiner Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Einrichtung zum \u00c4ndern eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl von programmierbaren Invertierereinrichtungen aufweist, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind;
    \neinem Signaltreiber, der mit dem Komparatorausgang verbunden ist, zum \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung;<\/li>\n
  3. in der Bundesrepublik Deutschland angeboten, in Verkehr gebracht oder gebraucht haben oder zu den genannten Zwecken eingef\u00fchrt oder besessen zu haben;<\/li>\n
  4. sowie<\/li>\n
  5. b)
    \nanderen als zur Benutzung der Erfindung berechtigten Personen in der Bundesrepublik Deutschland Codierer zur Benutzung der Erfindung im Inland angeboten oder geliefert haben, die zur Anwendung eines Verfahrens geeignet sind,
    \nzum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei das Datenwort auf einem Datenbus mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, wobei f\u00fcr jedes Bit eine Busleitung vorgesehen ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Schritten:
    \nUntersuchen des Datenworts mit einer Komparatoreinrichtung, um festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung einen Komparatorausgang aufweist;
    \n\u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts mit einer Anzahl von programmierbaren Invertierereinrichtungen, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Anzahl von programmierbaren Invertierereinrichtungen von der Anzahl von Busleitungen abh\u00e4ngt, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind; und \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung mit einem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung;<\/li>\n
  6. und zwar unter Angabe
    \n(1) der Namen und Anschriften der Hersteller, Lieferanten und anderer Vorbesitzer,
    \n(2) der Namen und Anschriften der gewerblichen Abnehmer sowie der Verkaufsstellen, f\u00fcr die die Erzeugnisse bestimmt waren,
    \n(3) der Menge der hergestellten, ausgelieferten, erhaltenen oder bestellten Erzeugnisse sowie der Preise, die f\u00fcr die betreffenden Erzeugnisse bezahlt wurden;
    \nwobei zum Nachweis der Angaben die entsprechenden Kaufbelege (n\u00e4mlich Rechnungen, hilfsweise Lieferscheine) in Kopie vorzulegen sind und geheimhaltungsbed\u00fcrftige Details au\u00dferhalb der auskunftspflichtigen Daten geschw\u00e4rzt werden d\u00fcrfen;<\/li>\n
  7. 2.
    \nder Kl\u00e4gerin dar\u00fcber in einer geordneten Aufstellung in einer mittels EDV auswertbaren elektronischen Form Rechnung zu legen, in welchem Umfang sie (die Beklagten) die zu Ziffer I. 1. bezeichneten Handlungen seit dem X begangen haben, und zwar unter Angabe
    \na) der einzelnen Lieferungen, aufgeschl\u00fcsselt nach Liefermengen, -zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Abnehmer,
    \nb) der einzelnen Angebote, aufgeschl\u00fcsselt nach Angebotsmengen,
    \n-zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Angebotsempf\u00e4nger,
    \nc) der betriebenen Werbung, aufgeschl\u00fcsselt nach Werbetr\u00e4gern, deren Auflagenh\u00f6he, Verbreitungszeitraum und Verbreitungsgebiet,
    \nd) der nach den einzelnen Kostenfaktoren aufgeschl\u00fcsselten Gestehungskosten und des erzielten Gewinns,
    \nwobei den Beklagten vorbehalten bleibt, die Namen und Anschriften der nichtgewerblichen Abnehmer und der Angebotsempf\u00e4nger statt der Kl\u00e4gerin einem von der Kl\u00e4gerin zu bezeichnenden, ihr gegen\u00fcber zur Verschwiegenheit verpflichteten, in der Bundesrepublik Deutschland ans\u00e4ssigen, vereidigten Wirtschaftspr\u00fcfer mitzuteilen, sofern die Beklagten dessen Kosten tragen und ihn erm\u00e4chtigen und verpflichten, der Kl\u00e4gerin auf konkrete Anfrage mitzuteilen, ob ein bestimmter Abnehmer oder Angebotsempf\u00e4nger in der Aufstellung enthalten ist;<\/li>\n
  8. 3.
    \nbei Meidung eines f\u00fcr jeden Fall der Zuwiderhandlung festzusetzenden Ordnungsgeldes bis zu \u20ac 250.000,00 \u2013 ersatzweise Ordnungshaft \u2013 oder einer Ordnungshaft bis zu sechs Monaten, im Fall wiederholter Zuwiderhandlung bis zu insgesamt zwei Jahren, wobei die Ordnungshaft hinsichtlich der Beklagten an ihren gesetzlichen Vertretern zu vollziehen ist,
    \ndie in dem Antrag zu Ziffer I.1. bezeichneten Handlungen k\u00fcnftig zu unterlassen;<\/li>\n
  9. 4.
    \n(nur die Beklagte zu 2)) die in ihrem unmittelbaren oder mittelbaren Besitz oder in ihrem Eigentum befindlichen, unter Ziffer I.1.a) bezeichneten Erzeugnisse zu vernichten oder an einen von der Kl\u00e4gerin zu benennenden Gerichtsvollzieher zum Zwecke der Vernichtung auf Kosten der Beklagten herauszugeben;<\/li>\n
  10. 5.
    \ndie unter Ziffer I.1.a) bezeichneten Erzeugnisse gegen\u00fcber den gewerblichen Abnehmern unter Hinweis auf den gerichtlich (Urteil des Landgerichts D\u00fcsseldorf vom 28. M\u00e4rz 2019) festgestellten patentverletzenden Zustand der Sache und mit der verbindlichen Zusage zur\u00fcckzurufen, etwaige Entgelte zu erstatten sowie notwendige Verpackungs- und Transportkosten sowie mit der R\u00fcckgabe verbundene Zoll- und Lagerkosten zu \u00fcbernehmen und die Erzeugnisse wieder an sich zu nehmen;<\/li>\n
  11. wobei sich die vorstehenden Antr\u00e4ge unter Ziffer I. 1. a) und b) sowie die Antr\u00e4ge zu Ziffern I.3, I.4, I.5 nicht gegen O-Bausteine richten.<\/li>\n
  12. II.
    \nEs wird festgestellt, dass die Beklagten als Gesamtschuldner verpflichtet sind, der Kl\u00e4gerin allen Schaden zu ersetzen, der der X in der Zeit vom X bis zum X, der X in der Zeit vom X bis zum X und der Kl\u00e4gerin seit dem X durch Handlungen entsprechend der Ziffer I. 1. entstanden ist und noch entstehen wird.<\/li>\n
  13. III.
    \nDie Kosten des Rechtsstreits werden den Beklagten auferlegt.<\/li>\n
  14. IV.
    \nDas Urteil ist vorl\u00e4ufig vollstreckbar gegen Sicherheitsleistung in H\u00f6he von X, wobei f\u00fcr die Vollstreckung einzelner titulierter Anspr\u00fcche folgende Teilsicherheiten festgesetzt werden:<\/li>\n
  15. Ziff. I. 3., 4., 5.: X
    \nZiff. I. 1., 2.: X
    \nZiff. III: 110% des jeweils zu vollstreckenden Betrages.<\/li>\n
  16. Tatbestand<\/strong><\/li>\n
  17. Die Kl\u00e4gerin ist seit dem X im Patentregister als Inhaberin des auch mit Wirkung f\u00fcr die Bundesrepublik Deutschland erteilten europ\u00e4ischen Patents X eingetragen (Anlage AR A 1, im Folgenden: Klagepatent).
    \nDas Klagepatent wurde am X unter Inanspruchnahme einer Priorit\u00e4t vom X angemeldet. Die Anmeldung des Klagepatents wurde am X, seine Erteilung am X ver\u00f6ffentlicht. [XXX] \u00fcber die bislang noch nicht X. Der deutsche Teil des Klagepatents steht in Kraft.<\/li>\n
  18. Das Klagepatent betrifft ein Konzept zur sicheren Datenkommunikation zwischen elektrischen Bausteinen.<\/li>\n
  19. Anspruch 1 des Klagepatents lautet wie folgt:<\/li>\n
  20. \u201eCodierer (16) zum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schalt-rauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei jedes Bit des Datenworts auf einer Bus-leitung eines Datenbusses (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Merkmalen:
    \neiner Komparatoreinrichtung (30) zum Untersuchen des Datenworts, um fest-zustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logi-schen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle ab-weicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unter-schreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Da-tenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung (30) ei-nen Komparatorausgang aufweist;
    \neiner Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Da-tenworts, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Einrichtung zum \u00c4ndern eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl von programmierbaren Invertierereinrichtungen (32) aufweist, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen (32) Steu-eranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind;
    \neinem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, zum \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung (30) als Hilfsin-formation auf einer zus\u00e4tzlichen Datenleitung (22).\u201c<\/li>\n
  21. Anspruch 11 des Klagepatents lautet:<\/li>\n
  22. \u201eVerfahren zum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei das Datenwort auf einem Datenbus (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, wobei f\u00fcr jedes Bit eine Busleitung vorgesehen ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Schritten:
    \nUntersuchen des Datenworts mit einer Komparatoreinrichtung, um festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung einen Komparatorausgang aufweist;
    \n\u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts mit einer Anzahl von programmierbaren Invertierereinrichtungen, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Anzahl von programmierbaren Invertierereinrichtungen von der Anzahl von Busleitungen abh\u00e4ngt, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind;
    \nund \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung mit einem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung.\u201c<\/li>\n
  23. \nUrspr\u00fcnglich war die X eingetragene Inhaberin des Klagepatents.
    \nUnter dem X schloss die X (vertreten durch den Insolvenzverwalter) einen \u00dcbertragungsvertrag mit der X, welcher u.a. das Klagepatent zum Gegenstand hatte. Wegen der Einzelheiten wird auf die Anlage AR A 10a nebst Anlagen, vorgelegt als Anlage AR A 10b und 10c, sowie das Vollzugsprotokoll nebst Anlage, AR A 11 und 11a Bezug genommen.
    \nUnter dem 29. Mai 2015 kam es zur Unterzeichnung eines weiteren \u00dcbertragungsvertrages zwischen der X und der Kl\u00e4gerin, mit dem das Klagepatent \u00fcbertragen werden sollte. Wegen der Einzelheiten wird auf die Anlage AR A 12 Bezug genommen.<\/li>\n
  24. Der \u201eA\u201c Standard der Standardisierungsorganisation JEDEC Solid State Technology Association gew\u00e4hrleistet die Kompatibilit\u00e4t zwischen Arbeitsspeichern und Prozessoren. Er umfasst unter anderem auch den hier streitgegenst\u00e4ndlichen Standard B mit der Nummer C, der als Anlage AR A 9 vorliegt. Ebenso umfasst ist der Standard D mit der Nummer E, der als Anlage AR A 16 vorliegt. Streitgegenst\u00e4ndlich ist ebenso der Standard F mit der Nummer G, der als Anlage AR A 29 vorliegt. Alle drei Standards (nachfolgend: die Standards) sind im Hinblick auf die hier streitgegenst\u00e4ndlichen technischen Ausf\u00fchrungen identisch.<\/li>\n
  25. X Beklagte zu 1) [XXX] Beklagte zu 2) X
    \n[XXX]
    \nDie Kl\u00e4gerin stellte aus dem X Patenten und Patentanmeldungen aus X Patentfamilien bestehenden Portfolio der X ein Portfolio von X Patenten und Patentanmeldungen aus X Patentfamilien zusammen (nachfolgend: zu lizenzierendes Portfolio) und trat an die Beklagte zu 1) heran mit dem Ziel, dieses
    \n(Unter-) Portfolio zu lizenzieren. Sodann traten die Kl\u00e4gerin und die Beklagte zu 1) in Gespr\u00e4che ein.<\/li>\n
  26. [XXX] wandte sich die Kl\u00e4gerin an die Beklagte zu 1) und ihre weltweit verbundenen Unternehmen (nachfolgend: X) und teilte mit, dass sie davon \u00fcberzeugt sei, dass die Beklagten die Patente der Kl\u00e4gerin durch Herstellung, Angebot und Vertrieb H-kompatibler Produkte verletzten. Zugleich unterbreiteten sie X ein Angebot auf Abschluss eines Lizenzvertrages. Insofern wurden drei Optionen angeboten, einmal laufende Lizenzzahlungen und einmal zwei verschiedene Varianten einer Einmalzahlung. Wegen der Einzelheiten [XXX] wird auf die Anlage AR A 19 nebst Anlagen (teilweise in deutscher \u00dcbersetzung als AR A 19a) Bezug genommen.<\/li>\n
  27. [XXX] antwortete die X der Kl\u00e4gerin und wies das Angebot unter Hinweis darauf, weiterhin bereit zu sein, vern\u00fcnftige Lizenzbedingungen zu diskutieren, zur\u00fcck. In dem Schreiben erl\u00e4uterte die X die Gr\u00fcnde, warum sie das Angebot der Kl\u00e4gerin f\u00fcr nicht FRAND halte. Zugleich unterbreitete X der Kl\u00e4gerin ein Gegenangebot [XXX]. Wegen der Einzelheiten des [XXX] wird auf die Anlage AR A 21 Bezug genommen.<\/li>\n
  28. Zuletzt unterbreitete X der Kl\u00e4gerin X ein Lizenzangebot [XXX]. [XXX] \u00fcbermittelten die Beklagten der Kl\u00e4gerin das Original einer B\u00fcrgschaft \u00fcber einen Betrag von X. Wegen der Einzelheiten des Schreibens und des Lizenzangebots [XXX] wird auf die Anlagen B 39 und B 53, in deutscher \u00dcbersetzung die Anlage B 39a und B 53a, Bezug genommen.<\/li>\n
  29. [XXX]<\/li>\n
  30. Die Kl\u00e4gerin ist weiter der Ansicht, die angegriffene Ausf\u00fchrungsform verletze das Klagepatent nach Anspruch 1 unmittelbar. Weiter liege auch eine mittelbare Verletzung des Anspruchs 11 vor, da die angegriffene Ausf\u00fchrungsform X die einzelnen Verfahrensschritte ausf\u00fchre, die sich in den Standards wiederf\u00e4nden.
    \nDas Klagepatent erfasse sowohl den Vergleich des zu \u00fcbertragenden mit dem vorausgehenden Datenwort als auch einen Vergleich von Bits innerhalb des vorliegenden zu \u00fcbertragenden Datenworts. Der Vorteil l\u00e4ge bei letzterem darin, dass der aufw\u00e4ndigere Vergleich zu dem vorausgegangenen Datenwort vermieden werden k\u00f6nne. Der Anspruch erfasse beide Alternativen.
    \nUm SSN zu vermeiden, sei die Anzahl von Signalwechseln in dieselbe Richtung zu begrenzen. Die negativen Effekte bei sieben Signalwechseln von 1 auf 0 seien gr\u00f6\u00dfer als bei jeweils vier Signalwechseln von 1 auf 0 und umgekehrt. Das Klagepatent verlange nicht, bei jedem zu \u00fcbertragenden Datenwort die Anzahl an Schaltvorg\u00e4ngen zu begrenzen, sondern es reiche eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts, so dass eine begrenzte Anzahl von Schaltvorg\u00e4ngen in dieselbe Richtung unproblematisch sei.
    \nDes Weiteren sei es nicht zwingend, dass das Datenwort mit der Busbreite identisch sei. Der Anspruch sei in dieser Hinsicht nicht beschr\u00e4nkt. Ein Datenwort sei eine Vielzahl von Bits, die zum Zwecke der Invertierung bearbeitet werde.
    \nDas Klagepatent fordere auch nicht, dass die Abweichung um mehr als eine vorbestimmte Schwelle sowohl f\u00fcr die Bits mit dem ersten als auch f\u00fcr die Bits mit dem zweiten Zustand ermittelt werden m\u00fcssen. Zwei Schwellwerte w\u00e4ren unzweckm\u00e4\u00dfig, da ohne technischen Mehrwert.
    \nEine programmierbare Invertierereinrichtung im Sinne des Klagepatents liege darin, dass die Bits je nach Programmierung der Invertierereinrichtungen entweder invertiert werden oder nicht.
    \nFerner sei jede Verbindung der Invertierereinrichtung mit dem Komparatorausgang ausreichend, die ihre Steuerung erf\u00fclle. Die Zwischenschaltung weiterer Bauteile sei f\u00fcr die Entstehung von SSN letztlich nicht relevant.<\/li>\n
  31. Im Rahmen der Standards sei es ausreichend, dass die standardgem\u00e4\u00dfe Invertierung des zu \u00fcbertragenden Datenworts bei mehr als vier 0-Bits die Reduzierung von SSN tats\u00e4chlich gew\u00e4hrleiste. Dar\u00fcber hinaus bestehe ein unmittelbarer Zusammenhang zwischen der Reduzierung des Stromverbrauchs und dem Auftreten des SSN.
    \nIn den Standards sei der Schwellwert > 4 0-Bits angegeben. Die Anzahl an 1-Bits sei identisch zu der Anzahl an 0-Bits oder h\u00f6her als die Anzahl der 0-Bits. Es d\u00fcrfe nach den Standards maximal null 0-Bits mehr als 1-Bits geben, die Anzahl an 0-Bits gegen\u00fcber der Anzahl an 1-Bits d\u00fcrfe also maximal identisch sein. Anderenfalls werde invertiert. Die Differenz der 0-Zust\u00e4nde und der 1-Zust\u00e4nde sei bei einem Datenwort konstanter L\u00e4nge nach den Standards bereits ersichtlich, wenn nur ein Zustand gez\u00e4hlt werde. Die Standards invertierten byteweise.
    \nBei der angegriffenen Ausf\u00fchrungsform verf\u00fcge jede Signalleitung \u00fcber eine programmierbare Invertierereinrichtung, nicht nur jede zweite, so dass das Beispiel des kl\u00e4gerischen Parteigutachters irrelevant sei. Zugleich werde aber sogar bei diesem Beispiel SSN reduziert, da die Schaltvorg\u00e4nge in eine Richtung auf zwei begrenzt und damit reduziert seien. Im \u00dcbrigen sei das Beispiel weder Gegenstand des Klagepatents noch der Standards.
    \nDie Schwelle sei so gew\u00e4hlt, dass bei einer Unterschreitung eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustandes jedes Bits durch den Empf\u00e4nger gew\u00e4hrleistet sei, da in keiner Richtung mehr als vier gleichzeitige Schaltungen auftreten k\u00f6nnen. Dies reduziere das Risiko von Versorgungsspannungseinbr\u00fcchen.
    \nDie Invertierereinrichtungen arbeiteten nicht dauerhaft, sondern k\u00f6nnten mittels ihrer Steueranschl\u00fcsse ein Signal f\u00fcr ein Bit selektiv invertieren oder nicht. Insofern seien sie auch programmierbar.
    \nIn den Standards diene das NOR-Gatter allein der Aktivierung der standardgem\u00e4\u00dfen Datenbusinvertierung als Ganzes bzw. dazu, Data Bus Inversion (= DBI) als Ganzes an- bzw. auszuschalten.<\/li>\n
  32. Die Kl\u00e4gerin ist der Ansicht, der FRAND-Einwand der Beklagten greife nicht durch. [XXX]
    \nDie Kl\u00e4gerin ist weiter der Ansicht, dass \u2013 selbst wenn das Klagepatent eine marktbeherrschende Stellung begr\u00fcnde \u2013 die vom EuGH in der Entscheidung \u201eHuawei Technologies\/ZTE\u201c aufgestellten Grunds\u00e4tze nicht zur Anwendung gelangten, weil eine FRAND-Erkl\u00e4rung nicht ersichtlich sei. Die Rechtsvorg\u00e4ngerin der Kl\u00e4gerin, die X, habe das Klagepatent gegen\u00fcber der Standardisierungsorganisation JEDEC nicht als SEP deklariert. Auch sie \u2013 die Kl\u00e4gerin \u2013 habe eine FRAND-Erkl\u00e4rung nicht abgegeben. Abgesehen davon habe sie mit ihrem Angebot vom X entsprechend den Vorgaben des EuGH auf die Verletzung des Klagepatents durch die Beklagten hingewiesen. [XXX] Letztlich sei eine ernsthafte Diskussion \u00fcber FRAND-Lizenzbedingungen nicht m\u00f6glich gewesen und der Unterlassungsantrag schlie\u00dflich unumg\u00e4nglich gewesen. Ungeachtet dessen habe sie \u2013 die Kl\u00e4gerin \u2013 mit dem Schreiben vom 21. Dezember 2017 ein Angebot gemacht, das FRAND sei.
    \n[XXX] Zwar sei der Lizenzmarkt f\u00fcr Halbleiterspeicherprodukte intransparent, aber in ihrem Angebot habe sie \u2013 die Kl\u00e4gerin \u2013 gezeigt, dass Lizenzen bis zu X vom Nettoverkaufspreis \u00fcblich seien. Ihr Angebot laufender Lizenzzahlungen gehe von [XXX] Dies sei im Hinblick auf den Wert des Portfolios angemessen. Dieser ergebe sich aus der [XXX] Das von ihr \u2013 der Kl\u00e4gerin \u2013 angebotene Portfolio enthalte nur Patente, die f\u00fcr die Beklagten besonders relevant seien. Die Bedeutung des Klagepatents lasse sich daran erkennen, dass es noch heute in den aktuellen Standards eingesetzt werde.
    \nIhr Angebot sei auch nicht diskriminierend gegen\u00fcber anderen Lizenznehmern. [XXX]
    \nEs sei auch bekannt, dass die Beklagten mit X einen Lizenzvertrag geschlossen h\u00e4tten. [XXX]
    \nIm \u00dcbrigen obliege es den Beklagten, zum Missbrauch einer marktbeherrschenden Stellung vorzutragen. Sie \u2013 die Kl\u00e4gerin \u2013 habe allenfalls eine sekund\u00e4re Darlegungslast, wenn den Beklagten der Lizenzierungsmarkt nicht bekannt sei. Das sei aber nicht der Fall, weil [XXX]
    \nSie habe im \u00dcbrigen im branchen\u00fcblichen Umfang vorgetragen. Insbesondere \u2013 so die Behauptung der Kl\u00e4gerin \u2013 sei eine detaillierte Analyse des zu lizenzierenden Portfolios in vergleichbaren Lizenzverhandlungen nicht \u00fcblich, da kaum zu leisten und zu \u00fcberpr\u00fcfen. Auch wenn claimcharts nicht erstellt worden seien, [XXX] konkret vorgetragen worden. Den Marktteilnehmern sei im \u00dcbrigen bekannt, dass die Portfolios von Wettbewerbern wie X, X oder X werthaltige Schutzrechte und SEPs enthielten.
    \nDie Kl\u00e4gerin h\u00e4lt das Gegenangebot der Beklagten f\u00fcr nicht FRAND. [XXX]<\/li>\n
  33. \nDie Kl\u00e4gerin beantragt, nachdem sie den Antrag auf Vernichtung der Erzeugnisse gegen die Beklagte zu 1) zur\u00fcckgenommen hat, nunmehr<\/li>\n
  34. I.
    \ndie Beklagten zu verurteilen,
    \n1.
    \nder Kl\u00e4gerin dar\u00fcber Auskunft zu erteilen, in welchem Umfang sie (die Be-klagten) die nachfolgend bezeichneten Handlungen seit dem 1. Januar 2013 begangen haben, n\u00e4mlich
    \na)
    \nCodierer (16) zum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei jedes Bit des Datenworts auf einer Busleitung eines Datenbusses (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Merkmalen:
    \neiner Komparatoreinrichtung (30) zum Untersuchen des Datenworts, um festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung (30) einen Komparatorausgang aufweist;
    \neiner Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Einrichtung zum \u00c4ndern eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl von programmierbaren Invertierereinrichtungen (32) aufweist, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen (32) Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind;
    \neinem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, zum \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung (30) als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung (22);<\/li>\n
  35. in der Bundesrepublik Deutschland angeboten, in Verkehr gebracht oder gebraucht haben oder zu den genannten Zwecken eingef\u00fchrt oder besessen haben;<\/li>\n
  36. sowie<\/li>\n
  37. b)
    \nanderen als zur Benutzung der Erfindung berechtigten Personen in der Bundesrepublik Deutschland Codierer zur Benutzung der Erfindung im Inland angeboten oder geliefert hat, die zur Anwendung eines Verfahrens geeignet sind,
    \nzum Codieren eines Datenworts mit einer Vielzahl von Bits, um bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei das Datenwort auf einem Datenbus (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, wobei f\u00fcr jedes Bit eine Busleitung vorgesehen ist, und wobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann, mit folgenden Schritten:
    \nUntersuchen des Datenworts mit einer Komparatoreinrichtung, um festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht, wobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten, wobei die Komparatoreinrichtung einen Komparatorausgang aufweist;
    \n\u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts mit einer Anzahl von programmierbaren Invertierereinrichtungen, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet, wobei die Anzahl von programmierbaren Invertierereinrichtungen von der Anzahl von Busleitungen abh\u00e4ngt, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden, wobei die programmierbaren Invertierereinrichtungen Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind; und \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung mit einem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung;<\/li>\n
  38. und zwar unter Angabe
    \n(1) der Namen und Anschriften der Hersteller, Lieferanten und anderer Vorbesitzer,
    \n(2) der Namen und Anschriften der gewerblichen Abnehmer sowie der Verkaufsstellen, f\u00fcr die die Erzeugnisse bestimmt waren,
    \n(3) der Menge der hergestellten, ausgelieferten, erhaltenen oder bestellten Erzeugnisse sowie der Preise, die f\u00fcr die betreffenden Erzeugnisse bezahlt wurden;
    \nwobei zum Nachweis der Angaben die entsprechenden Kaufbelege (n\u00e4mlich Rechnungen, hilfsweise Lieferscheine) in Kopie vorzulegen sind und geheimhaltungsbed\u00fcrftige Details au\u00dferhalb der auskunftspflichtigen Daten geschw\u00e4rzt werden d\u00fcrfen;<\/li>\n
  39. 2.
    \nder Kl\u00e4gerin dar\u00fcber in einer geordneten Aufstellung in einer mittels EDV auswertbaren elektronischen Form Rechnung zu legen, in welchem Umfang sie (die Beklagten) die zu Ziffer I. 1. bezeichneten Handlungen seit dem 1. Januar 2013 begangen haben, und zwar unter Angabe
    \na) der einzelnen Lieferungen, aufgeschl\u00fcsselt nach Liefermengen, -zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Abnehmer,
    \nb) der einzelnen Angebote, aufgeschl\u00fcsselt nach Angebotsmengen,
    \n-zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Angebotsempf\u00e4nger,
    \nc) der betriebenen Werbung, aufgeschl\u00fcsselt nach Werbetr\u00e4gern, deren Auflagenh\u00f6he, Verbreitungszeitraum und Verbreitungsgebiet,
    \nd) der nach den einzelnen Kostenfaktoren aufgeschl\u00fcsselten Gestehungskosten und des erzielten Gewinns,
    \nwobei den Beklagten vorbehalten bleibt, die Namen und Anschriften der nichtgewerblichen Abnehmer und der Angebotsempf\u00e4nger statt der Kl\u00e4gerin einem von der Kl\u00e4gerin zu bezeichnenden, ihr gegen\u00fcber zur Verschwiegenheit verpflichteten, in der Bundesrepublik Deutschland ans\u00e4ssigen, vereidigten Wirtschaftspr\u00fcfer mitzuteilen, sofern die Beklagten dessen Kosten tragen und ihn erm\u00e4chtigen und verpflichten, der Kl\u00e4gerin auf konkrete Anfrage mitzuteilen, ob ein bestimmter Abnehmer oder Angebotsempf\u00e4nger in der Aufstellung enthalten ist;<\/li>\n
  40. 3.
    \nbei Meidung eines f\u00fcr jeden Fall der Zuwiderhandlung festzusetzenden Ordnungsgeldes bis zu \u20ac 250.000,00 \u2013 ersatzweise Ordnungshaft \u2013 oder einer Ordnungshaft bis zu sechs Monaten, im Fall wiederholter Zuwiderhandlung bis zu insgesamt zwei Jahren, wobei die Ordnungshaft hinsichtlich der Beklagten an ihren gesetzlichen Vertretern zu vollziehen ist,<\/li>\n
  41. die in dem Antrag zu Ziffer I.1 bezeichneten Handlungen k\u00fcnftig zu unterlassen;<\/li>\n
  42. 4.
    \nnur die Beklagte zu 2): die in ihrem unmittelbaren oder mittelbaren Besitz oder in ihrem Eigentum befindlichen, unter Ziffer I.1.a) bezeichneten Erzeugnisse zu vernichten oder an einen von der Kl\u00e4gerin zu benennenden Gerichtsvollzieher zum Zwecke der Vernichtung auf Kosten der Beklagten herauszugeben;<\/li>\n
  43. 5.
    \ndie unter I.1.a) bezeichneten Erzeugnisse gegen\u00fcber den gewerblichen Abnehmern unter Hinweis auf den gerichtlich (Urteil des Landgerichts D\u00fcsseldorf vom\u2026) festgestellten patentverletzenden Zustand der Sache und mit der verbindlichen Zusage zur\u00fcckzurufen, etwaige Entgelte zu erstatten sowie notwendige Verpackungs- und Transportkosten sowie mit der R\u00fcckgabe verbundene Zoll- und Lagerkosten zu \u00fcbernehmen und die Erzeugnisse wieder an sich zu nehmen;<\/li>\n
  44. wobei sich die vorstehenden Antr\u00e4ge unter I. 1. a) und b) sowie die Antr\u00e4ge zu Ziffern I.3, I.4, I.5 nicht gegen O-Bausteine richten;<\/li>\n
  45. \nII.
    \nfestzustellen, dass die Beklagten als Gesamtschuldner verpflichtet sind, der Kl\u00e4gerin allen Schaden zu ersetzen, die der X in der Zeit vom 1. Januar 2013 bis zum 8. Oktober 2014, der X in der Zeit vom 9. Oktober 2014 bis zum 5. Juli 2015 und der Kl\u00e4gerin seit dem 6. Juli 2015 durch Handlungen entsprechend der Ziffer I. 1. entstanden ist und noch entstehen wird.<\/li>\n
  46. \nDie Beklagten beantragen,
    \ndie Klage abzuweisen,
    \nhilfsweise
    \nden Rechtsstreit gem\u00e4\u00df \u00a7 148 ZPO bis zur erstinstanzlichen Entscheidung \u00fcber die anh\u00e4ngige Nichtigkeitsklage betreffend das X (Az. X) auszusetzen.<\/li>\n
  47. \n[XXX]<\/li>\n
  48. Die Beklagte meint, dass das Klagepatent nicht auf einen Vergleich einzelner Bits innerhalb eines einzigen Datenwortes abstelle, sondern auf den Vergleich des zu \u00fcbertragenden Datenworts mit dem unmittelbar davor \u00fcbertragenen Datenwort, um festzustellen, ob die Anzahl von Schaltungen identischer Werte zwischen dem ersten Datenwort und dem zweiten Datenwort eine vorbestimmte Schwelle \u00fcbersteige. Es gehe um eine Abweichung zwischen einer ersten Anzahl Bits mit einem ersten logischen Zustand des Datenworts und einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts. Es komme auf die Differenz an. Daher m\u00fcssten die Schaltvorg\u00e4nge in beide Richtungen begrenzt werden. Ein SSN k\u00f6nne nur verhindert werden, wenn nicht zu viele oder zu wenige Bits mit einem bestimmten Bitwert vorl\u00e4gen, wobei beide F\u00e4lle f\u00fcr die Frage nach dem Abweichen der vorbestimmten Schwelle zu ber\u00fccksichtigen seien. Es komme bei der Vermeidung von SSN darauf an, die maximale Anzahl von Signalwechseln in eine Richtung zu begrenzen.<\/li>\n
  49. Der Anspruch 1 und die Unteranspr\u00fcche 2 und 3 unterschieden bereits zwischen dem logischen Zustand des Datenworts und dem Zustand des Bits des Datenworts. Unteranspruch 6 verwende zudem den Plural, womit die ersten und zweiten logischen Zust\u00e4nde verschiedener Datenw\u00f6rter gemeint seien. Auch ein Datenwort habe durch die Abfolge der Bits einen bestimmten logischen Zustand, n\u00e4mlich eine bestimmte Kombination von 0 und 1 aus der Menge der durch die Permutation aller Bits darstellbaren m\u00f6glichen unterschiedlichen bin\u00e4ren Datenw\u00f6rter. Ein Vergleich von Bits innerhalb des Datenworts habe gerade keinen Niederschlag in den Anspr\u00fcchen gefunden. Eine solche Auslegung stehe im Widerspruch zu Figur 3, die nur n\/2 Invertierereinrichtungen vorsehe, wobei der Parteigutachter der Beklagten gezeigt habe, dass bei dieser patentgem\u00e4\u00dfen Konstellation nur dann SSN verhindert werde, wenn man die zwei hintereinander \u00fcbertragenen Datenw\u00f6rter betrachte, nicht hingegen bei einer Untersuchung der Bits innerhalb des Datenworts. Nach dem Klagepatent sei die Busbreite mit dem Datenwort identisch.
    \nBei der vorbestimmten Schwelle spiele eine Reduzierung des Stromverbrauchs keine Rolle. Eine zuverl\u00e4ssige Verminderung und Vermeidung von SSN erfolge nur dann, wenn zwei aufeinanderfolgende Datenworte durch den Komparator miteinander verglichen w\u00fcrden.
    \nDie programmierbaren Invertierereinrichtungen sollten unmittelbar also ohne zwischengeschaltetes Element mit dem Ausgang der Komparatoreinrichtung verbunden sein. Die entsprechende Verbindungsleitung solle direkt von der Komparatoreinrichtung zu den Invertierereinrichtungen laufen. Dadurch werde gew\u00e4hrleistet, dass gerade die Komparatoreinrichtung die Invertierer aktivieren k\u00f6nne.
    \nProgrammierbar bedeute, dass die Invertierereinrichtung individuell reagieren k\u00f6nne, indem sie eine gen\u00fcgend gro\u00dfe Anzahl von Bits ver\u00e4ndere.
    \nSelbst im Falle eines Vergleichs einzelner Bits \u2013 wenn man der kl\u00e4gerischen Auslegung folgen wolle \u2013 solle die im Klagepatent beanspruchte Komparartoreinrichtung nur die Anzahl der Bits mit dem logischen Bitzustand 0 betrachten. Da stets ein Byte betrachtet werde, w\u00fcrden zugleich die Bits mit dem logischen Bitzustand 1 festgestellt.<\/li>\n
  50. Das Klagepatent sei nicht standardessentiell.
    \nDie Standards beschrieben einen Invertierer, der vor \u00dcbertragung eines Bytes (8 Bit) die Anzahl der Bits in einem Datenwort mit dem Wert 0 mit der Schwelle 4 vergleiche. Wenn die Anzahl der Bits mit dem Wert 0 innerhalb eines Bytes diese Schwelle \u00fcberschreite, dann werde das Byte invertiert. Es werde immer nur ein Byte isoliert betrachtet. Grund hierf\u00fcr sei nicht die Vermeidung von synchronem Schaltrauschen, sondern die Reduzierung des Stromverbrauchs (DC = direct current (Gleichstrom)) auf den Datenpins. Die \u00dcbertragung von Bits mit dem Wert 0 verbrauche mehr Strom als die \u00dcbertragung der Bits mit dem Wert 1. Durch die Begrenzung auf maximal 4 Bits mit dem Wert 0 in einem Datenwort werde der Stromverbrauch reduziert. Auch nur der HX-Standard \u2013 nicht der H-Standard \u2013 spreche von der Reduktion von \u201enoise-induce-jitter\u201c, der Begriff SSN werde aber auch hier nicht verwendet.
    \nIn den Standards gehe es um den Vergleich einzelner Bits innerhalb eines Datenwortes und nicht um den klagepatentgem\u00e4\u00dfen Fall des Vergleiches ganzer Datenw\u00f6rter. Selbst nach dem kl\u00e4gerischen Verst\u00e4ndnis verlangten die Standards ausschlie\u00dflich, dass die Komparatoreinrichtung hinsichtlich der Anzahl der Bits mit dem logischen Bitzustand 0 feststelle, ob diese die Schwelle von vier \u00fcberschreite (> 4). Der Schwellenwert gehe also gerade nicht in beide Richtungen (zu viele Bits mit dem Zustand 1). Es werde keine Abweichung zwischen zwei verschiedenen Zahlen berechnet. Bei der Bitreihenfolge 1111 1000 w\u00fcrde nach den Standards keine Invertierung vorgenommen, wohingegen das Klagepatent auch diese Bitfolge als Schwellen\u00fcberschreitung ansehe.
    \nIn den Standards sei ein Datenwort 32 bzw. 16 Bit lang. Daher werde der logische Zustand eines Bytes ermittelt, nicht der eines Datenwortes im Sinne des Klagepatents. Bei 32 Bits seien zus\u00e4tzliche Rechenschritte erforderlich, die mehr Strom verbrauchten.
    \nEine sichere \u00dcbertragung des Datenworts und eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts seien in den Standards nicht gezeigt, die keinerlei Bezug auf die Vermeidung von SSN n\u00e4hmen. Der verringerte Stromverbrauch reiche zur Begr\u00fcndung nicht aus. Insofern sei auch nicht gezeigt, dass eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts ver\u00e4ndert werde, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden.
    \nWeiter zeigten die Standards keine programmierbare Invertierereinrichtung. Dass die Kodierung nur bei \u00dcberschreiten des Schwellenwerts durchgef\u00fchrt werde, gen\u00fcge gerade nicht, um eine m\u00f6gliche Erweiterung oder Anpassung der Invertierereinrichtungen zu zeigen.<\/li>\n
  51. Schlie\u00dflich sei der Ausgang nicht unmittelbar mit den Steueranschl\u00fcssen der Invertierereinrichtung verbunden, sondern es sei ein weiteres Element zwischengeschaltet, an das weitere Daten vom Mode Register geleitet w\u00fcrden. Damit ginge eine St\u00f6rung der Datenleitung einher. Dar\u00fcber hinaus aktiviere das NOR-Gatter bzw. das Mode-Register die Invertierereinrichtung und somit gerade nicht die Komparatoreinrichtung.<\/li>\n
  52. Die Beklagten erheben den kartellrechtlichen Lizenzeinwand. Sie sind der Ansicht, die Kl\u00e4gerin habe durch das Klagepatent eine marktbeherrschende Stellung inne, die sie mit der Erhebung der Klage auf Unterlassung missbrauche. [XXX] \u00dcber X der Nachfrage betr\u00e4fen GPUs, die mit diesen Standards kompatibel seien. [XXX]. HBM, DDR und LPDDR stellten keine Alternative dar, sondern bildeten einen eigenen Technologiemarkt. Die Marktbeherrschung ergebe sich nicht aus dem wirtschaftlichen Wert des Klagepatents bzw. der gesch\u00fctzten Technik, sondern allein aus den Standards, die auf dem Produktmarkt alternativlos seien. Insofern m\u00fcsse die Datenbusinvertierung zwingend implementiert sein. Allenfalls die Durchf\u00fchrung der Datenbusinvertierung k\u00f6nne wahlweise aktiviert oder deaktiviert werden.
    \nDie Beklagten sind der Ansicht, sie h\u00e4tten jedenfalls in ihrem Schreiben X ihre Lizenzbereitschaft signalisiert. Es fehle aber an einem FRAND-Angebot der Kl\u00e4gerin. Statt in Verhandlungen einzutreten, habe die Kl\u00e4gerin [XXX]
    \nDabei sei das Angebot der Kl\u00e4gerin vom X nicht FRAND. Die Kl\u00e4gerin habe ihr Angebot entgegen den Anforderungen des EuGH in der Entscheidung \u201eHuawei Technologies.\/. ZTE\u201c nicht ausreichend erl\u00e4utert. Diese seien im Streitfall bereits deshalb anwendbar, weil es sich um einen vereinbarten Industriestandard handele, f\u00fcr den das Klagepatent essentiell sein solle. Anders als ETSI kenne die hier ma\u00dfgeblich Standardisierungsorganisation JEDEC jedoch keine Deklarierungspflichten. Die Anzahl standardessentieller Patente f\u00fcr den Bereich der Speicher- und Speicherschnittstellentechnologie sei nicht bekannt. Einfache Datenbankrecherchen wiesen je nach Suchbegriff im hier relevanten Bereich der Speichertechnologie mehrere tausend bis \u00fcber hunderttausend Patente bzw. Patentfamilien auf. Davon ausgehend habe die Kl\u00e4gerin es vers\u00e4umt, den wirtschaftlichen Wert des zu lizenzierenden Portfolios oder auch nur des Klagepatents zu erl\u00e4utern. Dieser Wert d\u00fcrfe [XXX] Es fehlten auch Erl\u00e4uterungen zur Standardessentialit\u00e4t der zu lizenzierenden Patente. Den Ausf\u00fchrungen der Kl\u00e4gerin zur \u00fcblichen Lizenzierungspraxis fehle jeder Bezug zur zu lizenzierenden Technologie und zum jeweiligen Schutzrechtsportfolio: Es gebe keine \u00fcbliche Lizenzierungspraxis \u2013 weder in der Halbleiterindustrie, noch f\u00fcr GPUs. Gleichwohl k\u00f6nne die Kl\u00e4gerin jedenfalls zu ihrem Portfolio vortragen. Aber nicht einmal claimcharts seien vorgelegt worden. Dass die Erl\u00e4uterung der Art und Weise der Lizenzberechnung, insbesondere des Wertes des Portfolios mit Schwierigkeiten verbunden sei, enthebe die Kl\u00e4gerin jedenfalls nicht ihrer Darlegungs- und Beweislast \u2013 auch im Fall einer standalone-Analyse. Denn die von der Kl\u00e4gerin bislang abgeschlossenen Lizenzvertr\u00e4ge seien \u2013 wie auch die Kl\u00e4gerin zugebe \u2013 nicht vergleichbar, allein schon weil [XXX] Sie \u2013 die Beklagten \u2013 h\u00e4tten sogar mehr geboten.
    \nDie Lizenzangebote der Beklagten seien FRAND. [XXX]<\/li>\n
  53. Schlie\u00dflich werde sich das Klagepatent nicht als rechtsbest\u00e4ndig erweisen.
    \nDas Klagepatent sei gegen\u00fcber der Ver\u00f6ffentlichung von [XXX] und der Ver\u00f6ffentlichung von [XXX] nicht neu. Im \u00dcbrigen sei die in Anspruch 1 und 11 des Klagepatents gesch\u00fctzte Lehre nicht ursprungsoffenbart, so dass der Nichtigkeitsgrund der unzul\u00e4ssigen Erweiterung eingreife.<\/li>\n
  54. Wegen der weiteren Einzelheiten des Sach- und Streitstandes wird auf die zwischen den Parteien gewechselten Schrifts\u00e4tze sowie auf die zu den Akten gereichten Unterlagen Bezug genommen.<\/li>\n
  55. Entscheidungsgr\u00fcnde<\/strong><\/li>\n
  56. Die Klage ist zul\u00e4ssig und begr\u00fcndet.
    \nDie Kl\u00e4gerin hat einen Anspruch gegen die Beklagten auf Auskunft, Rechnungslegung, Unterlassung, R\u00fcckruf und Vernichtung \u2013 insofern nur gegen die Beklagte zu 2) \u2013, sowie Feststellung der Schadensersatzpflicht aus Art. 64 EP\u00dc i.V.m. \u00a7\u00a7 139 Abs. 1, Abs. 2, 140a, 140b PatG i.V.m. \u00a7\u00a7 9, 10 PatG, \u00a7\u00a7 242, 259 BGB wegen unmittelbarer und mittelbarer Verletzung des Klagepatents (dazu unter I.-V.). Der Zwangslizenzeinwand greift mangels Marktbeherrschung nicht durch (dazu unter VI.). Eine Aussetzung des Rechtsstreites ist ebenfalls nicht angezeigt (dazu unter VII.)<\/li>\n
  57. I.
    \nDie Kl\u00e4gerin ist aktivlegitimiert.
    \nUnstreitig war die X zu Beginn des Zeitraums, f\u00fcr den Auskunft, Rechnungslegung sowie Schadensersatz geltend gemacht werden (seit dem 1. Januar 2013), eingetragene Inhaberin des Klagepatents.<\/li>\n
  58. Die X \u00fcbertrug das Klagepatent mit Wirkung zum 9. Oktober 2014. Dies ergibt sich aus dem Erwerbsvertrag (Anlage AR A 10 a) nebst Anlagen und Vollzugsprotokoll (Anlage AR A 11a). Nachdem die Kl\u00e4gerin diese nur noch geringf\u00fcgig geschw\u00e4rzt vorgelegt hat, haben die Beklagten dies nicht weiter bestritten. Inhalt der \u00dcbertragung waren dabei auch Auskunfts- und Schadesersatzanspr\u00fcche f\u00fcr die Vergangenheit, wie sich aus dem Wortlaut des \u00dcbertragungsvertrages ergibt.<\/li>\n
  59. Anschlie\u00dfend \u00fcbertrug die X mit Wirkung zum 6. Juli 2015 das Klagepatent einschlie\u00dflich der Anspr\u00fcche aus dem Klagepatent, darunter die Anspr\u00fcche auf Schadensersatz und Auskunft, auf die Kl\u00e4gerin. Dabei ergibt sich aus der Definition der \u201ePatent Rights\u201c im \u00dcbertragungsvertrag (S. 2 der Anlage AR A 12), dass die \u00dcbertragung aller sich aus den Patenten ergebenden Rechte \u2013 und somit auch des Auskunftsanspruchs \u2013 auch f\u00fcr die Vergangenheit bezweckt war.
    \nDiesen Vertrag unterzeichneten auf Seiten der X die Herren X und X. Es kann dabei dahinstehen, ob Herr X und Herr X die f\u00fcr die Unterzeichnung erforderliche Vollmacht besa\u00dfen. Denn jedenfalls ist die Best\u00e4tigungserkl\u00e4rung (vorgelegt als Teil der Anlage AR A 51) von Dr. X und Dr. X als konkludente Genehmigung des Gesch\u00e4fts gem. \u00a7 177 Abs. 1 BGB auszulegen. Die Best\u00e4tigung wurde in Kenntnis des \u00dcbertragungsgesch\u00e4fts ausgesprochen und l\u00e4sst den Willen, an das Gesch\u00e4ft gebunden zu sein, erkennen. Die Unterzeichner Dr. X und Dr. X hatten zudem als Prokuristen die erforderliche Vertretungsmacht, eine solche Erkl\u00e4rung abzugeben.
    \nDie Vollmacht des Herrn X, der das Gesch\u00e4ft auf Kl\u00e4gerseite abschloss, ergibt sich aus dem als Anlage AR A 28 vorgelegten Protokoll der Vorstandssitzung. Dass der von Herrn X unterzeichnete \u00dcbertragungsvertrag keine substantiellen \u00c4nderungen gegen\u00fcber dem in der Vorstandssitzung besprochenen Vertragsentwurf aufwies, begegnet keinen Zweifeln mehr, nachdem die Kl\u00e4gerin unbestritten vorgetragen hat, dass es sich bei der Vorstandssitzung um eine Telefonkonferenz handelte, die zeitlich unmittelbar vor der Unterzeichnung des \u00dcbertragungsvertrages am selben Tage erfolgte. Dies gilt umso mehr, als die Kl\u00e4gerin auch eine von all ihren X Direktoren unterzeichnete Best\u00e4tigung der Vollmacht des Herrn X vorgelegt hat (Anlage AR A 52a), die zudem als nachtr\u00e4gliche Genehmigung des Gesch\u00e4fts aufgefasst werden kann.<\/li>\n
  60. II.
    \nDas Klagepatent betrifft allgemein die Datenkommunikation zwischen elektrischen Bausteinen und im Besonderen ein Konzept, um eine Datenkommunikation zwischen elektronischen Bausteinen auch bei hohen Taktfrequenzen \u00fcber einen Datenbus sicher und zuverl\u00e4ssig gew\u00e4hrleisten zu k\u00f6nnen.<\/li>\n
  61. Das Klagepatent erl\u00e4utert zun\u00e4chst die gro\u00dfe Bedeutung von Speicherbausteinen und deren Verbindungsstrukturen (Datenbusse) zu anderen Systemkomponenten f\u00fcr die Leistungsf\u00e4higkeit des gesamten elektronischen Systems. Die maximale \u00dcbertragungsrate \u2013 ein wichtiges Leistungsmerkmal von Datenbussen \u2013 ergibt sich aus der Bustaktfrequenz (Anzahl der Bustakte pro Datentransfer) und der Busbreite (sie bestimmt die Anzahl der pro Transfer \u00fcbertragenen Bytes). Eine Leistungssteigerung der Daten\u00fcbertragung wird herk\u00f6mmlich \u00fcber eine Erh\u00f6hung der Bustaktfrequenz oder \u00fcber eine Vergr\u00f6\u00dferung der Busbreite erreicht. So hat sich im Verlauf von sieben Jahren die Bustaktfrequenz bei DRAMs (Dynamic Random Access Memory = dynamischer Speicher mit wahlfreiem Zugriff) von ca. 20 MHz auf 400 MHz gesteigert. Das Klagepatent sieht bei schnelleren und komplexeren elektronischen Systemen zuk\u00fcnftigen Bedarf an sicherer und zuverl\u00e4ssiger Kommunikation der Systemkomponenten und Bausteine mit immer h\u00f6heren Frequenzen und breiteren Datenbussen.
    \nDas Klagepatent erl\u00e4utert das hier adressierte Problem bei der Datenkommunikation anhand der Figuren 1A und 1B, die nachfolgend eingeblendet werden.<\/li>\n
  62. \nIn dem in Figur 1A dargestellten parallelen Datenbus werden unterschiedliche Bitsignale S1 bis S3 in drei Taktzyklen \u00e0 5 Nanosekunden \u00fcbertragen. Im dritten Taktzyklus wechseln alle drei Datensignale S1 bis S3 gleichzeitig von dem logischen Signalwert 0 auf den logischen Signalwert 1. Wenn ein Gro\u00dfteil der Signalwerte von einem Datenwort zu dem n\u00e4chsten gleichzeitig wechseln, dann \u2013 so das Klagepatent \u2013 ist in der Praxis zu beobachten, dass unterschiedliche Verz\u00f6gerungen in der Anstiegszeit der einzelnen Signalflanken der Datensignale auf den einzelnen Busleitungen des Datenbusses auftreten. Grund hierf\u00fcr ist, dass bei einem gleichzeitigen Schalten in die gleiche Richtung die Stromzufuhr der zugeordneten Ausgangstreiber f\u00fcr die einzelnen Busleitungen des Datenbusses erh\u00f6ht werden muss. Dies f\u00fchrt aufgrund von unvermeidbaren Leitungsbahnwiderst\u00e4nden und Induktivit\u00e4ten zu bausteininternen Spannungseinbr\u00fcchen der Versorgungsspannung in dem elektronischen Baustein, wodurch dessen Ausgangssignal und damit das zu \u00fcbertragende Datensignal des sendenden elektronischen Bausteins ma\u00dfgeblich beeintr\u00e4chtigt werden kann. Dieser Effekt wird als synchrones Schaltrauschen \u201eSSN\u201c (SSN = Synchronous Switching Noise) bezeichnet.
    \nFigur 1B zeigt eine theoretische Darstellung davon, wie sich zahlreiche Einzeltaktsignalwerte von vielen Signalen \u00fcber viele Taktzyklen, die mit Zufallsdaten betrieben werden, einander \u00fcberlagern. Durch diese \u00dcberlagerung ergibt sich ein sog. Datenauge, das als Indikator f\u00fcr die Signalqualit\u00e4t bei der Daten\u00fcbertragung dient. Das Datenauge gibt an, in welchem Zeitraum bezogen auf den Taktzyklus alle Signalwerte, die \u00fcber den Datenbus \u00fcbertragen werden, stabil sind. In diesen Zeitraum kann ein Baustein die Eingangssignale an seinen Eing\u00e4ngen bewerten, da ansonsten unter Umst\u00e4nden ein falscher Signalwert ausgelesen bzw. interpretiert werden w\u00fcrde. Im Idealfall sollte das Datenauge m\u00f6glichst rechteckig sein, d.h. den idealen Rechteckverlauf der zu \u00fcbertragenden Datensignale wiedergeben, nach dem die Signalflanke optimal erkennbar ist. In der Figur 1B betr\u00e4gt das Datenauge und damit der effektive Zeitraum zur korrekten Datenauswertung lediglich 2 Nanosekunden. Das Klagepatent sieht bei zuk\u00fcnftigen komplexeren Systemen ein Problem darin, dass bei erh\u00f6hter Taktfrequenz und gr\u00f6\u00dferer Busbreite das Datenauge m\u00f6glicherweise g\u00e4nzlich verschwindet. In einem solchen Fall ist keine zuverl\u00e4ssige Signal\u00fcbertragung \u00fcber den Datenbus mehr m\u00f6glich. Dies hat zur Folge, dass eine erw\u00fcnschte und erforderliche Erh\u00f6hung der Taktfrequenz und der Bit-Breite der Datensignale aufgrund der genannten Probleme f\u00fcr zuk\u00fcnftige elektronische Systeme nicht mehr realisiert werden kann und somit die Systemgrenzen elektronischer Systeme bald erreicht sein werden. Dar\u00fcber hinaus ist zu beachten \u2013 so das Klagepatent weiter \u2013, dass das Datenauge auch durch andere Effekte wie Signalleitungskopplungen, Designunsymmetrien auf Sender- und Empf\u00e4ngerseite, etc. verringert wird. Auch dies kritisiert das Klagepatent als nachteilig, weil diese Effekte die Daten\u00fcbertragung beeintr\u00e4chtigen.
    \nIm Stand der Technik wurde SSN nur durch allgemeine schaltungstechnische Ma\u00dfnahmen bek\u00e4mpft, indem m\u00f6glichst gute und voneinander unabh\u00e4ngige Spannungsversorgungen der einzelnen Ausgangssignaltreiber der elektronischen Bausteine auf einem elektronischen Halbleiterbaustein vorgesehen wurden. Daran kritisiert das Klagepatent, dass diese Verfahren an ihre technischen Grenzen sto\u00dfen und derzeit nicht mehr oder nur mit sehr hohem Aufwand verbessert werden.
    \nDas Klagepatent nennt aus dem Stand der Technik verschiedene wissenschaftliche Ver\u00f6ffentlichungen. \u201eI\u201c von J besch\u00e4ftigt sich mit der Datencodierung zur Verhinderung einer Nebensprechverz\u00f6gerung. Aufgrund von kapazitiver Kopplung zwischen On-Chip-Verdrahtungen wegen nicht verringerter Verdrahtungsh\u00f6he kommt es zu Nebensprechen von digitalen Leitungen, die eine effektive Laufzeitverz\u00f6gerung der Signale hervorrufen kann. Diese Verz\u00f6gerung nimmt einen immer gr\u00f6\u00dferen prozentualen Anteil der Taktperiode an, und kann daher laut dem Klagepatent zu einem begrenzenden Faktor f\u00fcr die Taktgeschwindigkeit werden. Die Ver\u00f6ffentlichung K befasst sich mit der Optimierung von Fehlererfassungs-Codes, insbesondere gewichtungsbasierten Codes f\u00fcr die Erfassung von Fehlern, die durch Nebensprechen hervorgerufen werden.
    \nDie Ver\u00f6ffentlichung L bezieht sich auf das synchrone Umschaltrauschen in Folge von Massepotentialspr\u00fcngen, das am st\u00e4rksten auftritt, wenn alle Ausg\u00e4nge des Chips gleichzeitig umschalten.
    \nVor diesem Hintergrund besteht die Aufgabe der vorliegenden Erfindung darin, einKonzept zur sicheren und zuverl\u00e4ssigen Datenkommunikation zwischen zwei elektronischen Bausteinen zu schaffen.<\/li>\n
  63. Zur L\u00f6sung dieser Aufgabe schl\u00e4gt das Klagepatent nach Anspruch 1 eine Vorrichtung mit folgenden Merkmalen vor:<\/li>\n
  64. 1.
    \nCodierer (16),
    \n1.1
    \nzum Codieren eines Datenworts mit einer Vielzahl von Bits,
    \n1.2
    \num bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten.
    \n1.3
    \nJedes Bit des Datenworts ist auf einer Busleitung eines Datenbusses (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar.
    \n1.4
    \nJedes Bit kann einen von zwei Zust\u00e4nden annehmen.<\/li>\n
  65. 2.
    \nDer Codierer weist folgende Merkmale auf:
    \n2.1
    \neine Komparatoreinrichtung (30) zum Untersuchen des Datenworts,
    \n2.1.1
    \num festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht;
    \n2.1.2
    \ndie vorbestimmte Schwelle ist gew\u00e4hlt, um bei einer Unter-schreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten;
    \n2.1.3
    \ndie Komparatoreinrichtung (30) weist einen Komparatorausgang auf;
    \n2.2
    \neine Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet,<\/li>\n
  66. 2.2.1
    \nwobei die Einrichtung zum \u00c4ndern eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl von programmierbaren Invertierereinrichtungen (32) aufweist, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden;
    \n2.2.2
    \ndie programmierbaren Invertierereinrichtungen (32) weisen Steu-eranschl\u00fcsse auf, die mit dem Komparatorausgang verbunden sind;
    \n2.3
    \neinen Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, zum \u00dcbertragen des Ausgangssignals der Komparatoreinrichtung (30) als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung (22).<\/li>\n
  67. Der Anspruch 11 des Klagepatents betrifft ein Verfahren mit folgenden Merkmalen:<\/li>\n
  68. 1.
    \nVerfahren
    \n1.1
    \nzum Codieren eines Datenworts mit einer Vielzahl von Bits,
    \n1.2
    \num bei einer \u00dcbertragung des Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten,
    \n1.3
    \nwobei das Datenwort auf einem Datenbus (14) mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist,
    \n1.4
    \nwobei f\u00fcr jedes Bit eine Busleitung vorgesehen ist, und
    \n1.5
    \nwobei jedes Bit einen von zwei Zust\u00e4nden annehmen kann,
    \n2.
    \nDas Verfahren weist folgende Schritte auf:
    \n2.1
    \nUntersuchen des Datenworts mit einer Komparatoreinrichtung,
    \n2.1.1
    \num festzustellen, ob eine erste Anzahl von Bits mit einem ersten logischen Zustand des Datenworts von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts um mehr als eine vorbestimmte Schwelle abweicht,
    \n2.1.2
    \nwobei die vorbestimmte Schwelle gew\u00e4hlt ist, um bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts bez\u00fcglich einer zuverl\u00e4ssigen Bewertung des Zustands jedes Bits des Datenworts zu gew\u00e4hrleisten,
    \n2.1.3
    \nwobei die Komparatoreinrichtung einen Komparatorausgang aufweist;
    \n2.2
    \n\u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts mit einer Anzahl von programmierbaren Invertierereinrichtungen, um ein codiertes Datenwort zu erzeugen, wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet,
    \n2.2.1
    \nwobei die Anzahl von programmierbaren Invertierereinrichtungen von der Anzahl von Busleitungen abh\u00e4ngt,
    \n2.2.2
    \num eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden,
    \n2.2.3
    \nwobei die programmierbaren Invertierereinrichtungen Steueran-schl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind; und
    \n2.3
    \n\u00dcbertragen des Ausgangssignals der Komparatoreinrichtung mit einem Signaltreiber (20), der mit dem Komparatorausgang verbunden ist, als Hilfsinformation auf einer zus\u00e4tzlichen Datenleitung.<\/li>\n
  69. \nIII.
    \nDie Funktion des klagepatentgem\u00e4\u00dfen Codierers besteht darin, eine zuverl\u00e4ssige Bewertung des Zustands jedes Bits des zu \u00fcbertragenden Datenworts bez\u00fcglich eines Synchronen Schaltrauschens SSN zu gew\u00e4hrleisten (Merkmal 1.2). Das SSN steht f\u00fcr st\u00f6rende Effekte bei der Daten\u00fcbertragung, die durch interne Versorgungsspannungseinbr\u00fcche hervorgerufen werden, weil das gleichzeitige Schalten identischer Signalwerte in die gleiche Richtung besonders viel Strom verbraucht (Abs\u00e4tze [0005], [0010], [0017], [0019] des Klagepatents; nachfolgend sind Abs\u00e4tze ohne besondere Kennzeichnung solche des Klagepatents). Das Klagepatent m\u00f6chte SSN vermindern oder vermeiden (Merkmal 2.2.1, Absatz [0017]), damit das Datenauge als Indikator f\u00fcr ein gute Signalqualit\u00e4t erhalten bleibt (Absatz [0006]) und so eine Daten\u00fcbertragung \u00fcber einen Datenbus bei hohen Taktfrequenzen sicher durchgef\u00fchrt werden kann (Absatz [0017]). Letzteres geschieht dadurch, dass der Codierer gezielt solche zu sendenden Datenw\u00f6rter codiert, die zu einem verst\u00e4rkten SSN f\u00fchren (Absatz [0018]). Daf\u00fcr untersucht der Codierer das zu \u00fcbertragende Datenwort auf eine zu gro\u00dfe Anzahl von Bits mit gleichem Zustand (gleichem Signalwert). Wann die Anzahl zu gro\u00df ist, besagt eine vorbestimmte Schwelle (vgl. Merkmale 2.1.1., 2.1.2., Absatz [0019]). Sofern die Schwelle \u00fcberschritten ist, ver\u00e4ndert der Codierer eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenwortes, so dass die Anzahl an gleichzeitigen Schaltungen in die gleiche Richtung und damit das SSN verringert oder vermieden wird (Merkmal 2.2.1). F\u00fcr den Fall, dass die Schwelle nicht \u00fcberschritten wird und die Verteilung der Signalwerte (Anzahl von Bits) in dem zu \u00fcbertragenden Datenwort eine problemlose \u00dcbertragung des Datenworts erm\u00f6glicht, erfolgt keine Codierung (vgl. Absatz [0020]).
    \nDies vorweg geschickt bed\u00fcrfen im Hinblick auf den Streit der Parteien mehrere Begriffe im Anspruch 1 der Auslegung.<\/li>\n
  70. 1.
    \nDie Parteien streiten dar\u00fcber, ob der Codierer nach Anspruch 1 bei der Untersuchung des Datenwortes das zu \u00fcbertragende Datenwort mit dem unmittelbar davor \u00fcbertragenen Datenwort vergleicht oder lediglich die Bits innerhalb eines einzigen Datenworts betrachtet.
    \nDer Anspruch erfasst vom Wortlaut her beide Varianten, den Vergleich zweier Datenw\u00f6rter und den Vergleich der Bits innerhalb eines Datenwortes. So spricht der Anspruch durchg\u00e4ngig von \u201edem\u201c Datenwort im Singular (Merkmale 1.1, 1.2, 1.3, 2.1, 2.1.1, 2.1.2, 2.2, 2.2.1) und stellt auf die Anzahl bzw. Mehrzahl der Bits des Datenworts ab, die ge\u00e4ndert oder festgestellt werden muss (Merkmale 2.1.1, 2.2). Sofern das Klagepatent in Merkmal 2.1.1. die Feststellung verlangt, dass die erste Anzahl von Bits mit einem ersten logischen Zustand \u2013 z.B. 0 \u2013 von einer zweiten Anzahl von Bits mit einem zweiten logischen Zustand \u2013 z.B. 1 \u2013 abweicht, liest sich dies zwanglos auf den Vergleich von 8 Bits, die ein Byte\/ein Datenwort darstellen. Der Fachmann sieht sich daher nicht auf das Verst\u00e4ndnis beschr\u00e4nkt, dass der erste und zweite logische Zustand zwingend auf unterschiedliche Datenw\u00f6rter bezogen ist (vgl. Privatgutachten X, Anlage B7, S. 2 f.). Etwas anderes folgt auch nicht aus den Unteranspr\u00fcchen 2, 3 und 6. Unteranspruch 2 konkretisiert lediglich die vorbestimmte Schwelle, Unteranspruch 3 beschreibt die logischen Zust\u00e4nde als komplement\u00e4r also gegens\u00e4tzlich und Unteranspruch 6 nennt eine Komparatoreinrichtung, die die logischen Zust\u00e4nde des Datenworts vergleicht. Auch hier schlie\u00dft der Plural \u201eZust\u00e4nde\u201c nicht aus, dass die komplement\u00e4ren logischen Zust\u00e4nde 0 und 1, die jedes Bit eines Datenworts annehmen kann, miteinander verglichen werden k\u00f6nnen. Der Vergleich zeigt ebenfalls das Verh\u00e4ltnis der Zust\u00e4nde der 8 Bits zueinander und l\u00e4sst eine Einsch\u00e4tzung zu, ob sich eine zu hohe Anzahl von Bits mit gleichem logischen Zustand innerhalb des Datenworts befindet.
    \nFerner beschreibt das Klagepatent beide Varianten auch allgemein: In Absatz [0019] wird der Fall geschildert, in dem der Codierer das zu \u00fcbertragende Datenwort auf eine zu gro\u00dfe Anzahl Bits mit einem gleichen Zustand untersucht und in diesem Fall ein oder mehrere Bits \u00e4ndert und ein codiertes Datenwort erzeugt, so dass die Anzahl von Bits mit gleichem Zustand unter eine vorbestimmte Schwelle sinkt, die eine sichere \u00dcbertragung des Datenworts \u00fcber den Datenbus gew\u00e4hrleistet. In den Abs\u00e4tzen [0022] und [0024] ist das Vergleichsbeispiel angesprochen, dass der Codierer das zu \u00fcbertragende Datenwort mit einem vorhergehenden Datenwort, d.h. mit dem unmittelbar davor \u00fcbertragenen Datenwort vergleicht, um festzustellen, ob die Anzahl gleichzeitiger Schaltvorg\u00e4ngen von identischen Signalwerten zwischen dem noch zu \u00fcbertragenden Datenwort und dem vorhergehenden Datenwort eine vorbestimmte Schwelle f\u00fcr eine sichere Daten\u00fcbertragung \u00fcberschreitet.
    \nDer Anspruch 1 kann nicht so verstanden werden, dass er sogar die Variante erfasst, dass die Bits innerhalb eines Wortes nur \u201euntersucht\u201c werden, da der Anspruch in Merkmal 2.1 explizit davon spricht, dass die Komparatoreinrichtung zum Untersuchen des Datenworts verwendbar sein muss und demgegen\u00fcber der Unteranspruch 6 erst den \u201eVergleich\u201c anspricht. Auch wenn die Formulierung \u201euntersuchen\u201c mit Absatz [0019] korrespondiert und der Begriff \u201eVergleich\u201c mit dem \u201eVergleichsbeispiel\u201c in Absatz [0022], ist die Zweckangabe in Anspruch 1 weiter zu verstehen. Insofern liegt gerade kein Fall vor, in dem ein Ausf\u00fchrungsbeispiel ausdr\u00fccklich nicht beansprucht wurde. Dies bereits deshalb nicht, weil beide Varianten im allgemeinen Teil der Beschreibung der Erfindung erw\u00e4hnt werden und der Wortlaut des Anspruchs weit gefasst ist.
    \nVor diesem Hintergrund vermag die Kammer auch dem Verst\u00e4ndnis der Beklagten nicht n\u00e4her zu treten, dass Figur 3 kein klagepatentgem\u00e4\u00dfes Ausf\u00fchrungsbeispiel sein solle. Sofern die Beklagte aufgezeigt hat, dass im Rahmen der Figur 3 nur dann SSN verhindert oder vermieden wird, wenn die zwei hintereinander \u00fcbertragenen Datenw\u00f6rter miteinander verglichen werden, zeigt die Figur 3 eben nur ein Beispiel f\u00fcr eine von zwei Varianten, die der Anspruch 1 erfasst. Damit ist das Ausf\u00fchrungsbeispiel dennoch klagepatentgem\u00e4\u00df.<\/li>\n
  71. 2.
    \nEin Datenwort besteht nach dem Klagepatentanspruch aus einer Vielzahl von Bits (Merkmal 1.1). Dem Anspruch l\u00e4sst sich nicht entnehmen, dass eine Abh\u00e4ngigkeit zwischen der Gr\u00f6\u00dfe des Datenworts und der Busbreite dahingehend besteht, dass die Gr\u00f6\u00dfe des Datenwortes identisch ist mit der Gr\u00f6\u00dfe der Busbreite. Merkmal 3.1, wonach jedes Bit des Datenworts auf einer Busleitung eines Datenbusses mit einer Mehrzahl von Busleitungen parallel \u00fcbertragbar ist, macht keine Angaben \u00fcber die Gr\u00f6\u00dfe der Datenbusses. Unerheblich ist insoweit, dass in verschiedenen Ausf\u00fchrungsbeispielen die Bitbreite des Datenbusses der Bitbreite eines zu \u00fcbertragenden Datenworts entspricht (vgl. Abs\u00e4tze [0033], [0042], [0051] und [0058]). Eine Beschr\u00e4nkung des Anspruchs durch die Ausf\u00fchrungsbeispiele findet nicht statt.<\/li>\n
  72. 3.
    \nDer Anspruch macht keine konkreten Vorgaben, wie die vorbestimmte Schwelle, mit der die Anzahl der Zust\u00e4nde der Bits eines Datenworts verglichen werden, zu bestimmen ist (Merkmal 2.1.1). Das Merkmal 2.1.2. legt lediglich fest, dass die Schwelle so gew\u00e4hlt ist, dass bei einer Unterschreitung der vorbestimmten Schwelle eine sichere \u00dcbertragung des Datenworts \u2013 ohne Codierung \u2013 m\u00f6glich ist. Andere Anforderungen stellt der Anspruch nicht auf. Insofern ist es in das Belieben des Fachmanns gestellt, welche Schwelle er w\u00e4hlt, solange sie so gew\u00e4hlt ist, das sie sicherstellt, dass nicht zu viele Bits mit identischem logischen Wert im Datenwort enthalten sind, die ein gleichzeitiges Schalten in die gleiche Richtung zur Folge haben. Denn eine zu hohe Anzahl von Bits mit identischem logischen Zustand f\u00f6rdert SSN, was gerade durch die entsprechende Codierung mittels der Invertierereinrichtungen verhindert werden soll (Merkmale 2.2, 2.2.1). Etwas anderes folgt auch nicht aus der Beschreibung des Klagepatents. Danach ist die vorbestimmte Schwelle ein vorgegebenes Verh\u00e4ltnis zwischen der Anzahl der Bits mit einem ersten logischen Zustand des Datenworts und der zweiten Anzahl von Bits mit einem zweiten logischen Zustand des Datenworts. Das vorgegebene Verh\u00e4ltnis wird in der Praxis nun gew\u00e4hlt, um abh\u00e4ngig von der Bitbreite des Datenworts und der Bustaktfrequenz ein resultierendes Datenauge zu erhalten, das ein sicheres und zuverl\u00e4ssiges Bewerten der \u00fcbertragenen Signaldaten gew\u00e4hrleistet (Absatz [0038]). Auch wenn laut Merkmal 2.1.1. die Komparatoreinrichtung feststellt, dass die jeweilige Bitanzahl um mehr als eine vorbestimmte Schwelle abweicht, so ist es ausreichend, wenn die Schwelle dahingehend konkretisiert wird, eine bestimmte Anzahl von Bits eines logischen Zustands zu begrenzen. Es bedarf nicht zwingend der Geltung eines Schwellenwerts in beide Richtungen. Sofern die Beklagte meint, der Begriff Abweichung impliziere die Ermittlung einer Differenz zwischen der Anzahl von Bits des ersten Zustands und denen des zweiten Zustands, so liegt diese bei der Bestimmung der Anzahl nur der Bits eines ersten logischen Zustands z.B. (0) aufgrund der festen L\u00e4nge des gew\u00e4hlten Datenworts automatisch auch f\u00fcr die Bits mit einem zweiten logischen Zustand z.B. (1) vor.<\/li>\n
  73. 4.
    \nDie anspruchsgem\u00e4\u00dfe Codierung erfolgt durch eine Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts, um ein codiertes Datenwort zu erzeugen \u2013 wenn das Datenwort die vorbestimmte Schwelle \u00fcberschreitet (Merkmal 2.2). Diese Einrichtung weist eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl von programmierbaren Invertierereinrichtungen auf, um eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts zu ver\u00e4ndern, um das synchrone Schaltrauschen SSN bei der \u00dcbertragung des codierten Datenworts zu vermindern oder zu vermeiden (Merkmale 2.2.1).<\/li>\n
  74. a)
    \nWie bereits oben ausgef\u00fchrt, wird SSN durch interne Versorgungspannungseinbr\u00fcche hervorgerufen, indem das gleichzeitige Schalten identischer Signalwerte in die gleiche Richtung besonders viel Strom verbraucht (Abs\u00e4tze [0005], [0010], [0017], [0019]). Das gleichzeitige Schalten identischer Signalwerte wird in Abh\u00e4ngigkeit von der vorbestimmten Schwelle durch die Codierung verhindert und sorgt so f\u00fcr eine Verringerung oder Vermeidung von SSN.
    \nSowohl die erste Variante, dass jedes Datenwort isoliert betrachtet wird, als auch die zweite Variante, dass zwei hintereinander \u00fcbertragene Datenw\u00f6rter miteinander verglichen werden, f\u00fchren grunds\u00e4tzlich zu einer Reduzierung von SSN. Etwas anderes ergibt sich auch nicht aus dem Klagepatent. Sofern der Privatgutachter der Beklagten anhand eines Beispiels i.V.m mit Absatz [0051] aufzeigt, dass nur die zweite Variante zu einer Verminderung oder Vermeidung von SSN f\u00fchre, \u00fcberzeugt dies nicht. So mag es bei dem in seinem Beispiel konkret gew\u00e4hlten Datenworten so sein, dass die Codierung nach der ersten Variante bei einer vorbestimmten Schwelle von einem Verh\u00e4ltnis 1:1 im Vergleich mit der zweiten Variante nicht das Optimum an Reduzierung bringen. Auf diesen Vergleich kommt es dem Klagepatent jedoch gar nicht an. Es gen\u00fcgt nach Merkmal 2.2.1, dass eine gen\u00fcgend gro\u00dfe Anzahl von Bits des Datenworts ver\u00e4ndert wird, um das SSN zu vermindern oder zu vermeiden. Augenscheinlich l\u00e4sst das Klagepatent das Verh\u00e4ltnis von jeweils zwei Wechseln in die unterschiedliche Richtung (0 zu 1; 1 zu 0) gen\u00fcgen, um SSN zu reduzieren, da auch hiermit die maximale Anzahl von Signalwechseln in eine Richtung begrenzt ist. Letzteres ist das Wesentliche bei der Vermeidung von SSN (vgl. Privatgutachten X, Anlage B 7, S. 2). Zwar ergibt sich aus dem Anspruch nicht unmittelbar, dass vier Schaltvorg\u00e4nge in dieselbe Richtung unkritisch sind, aber der Anspruch macht deutlich, dass eine gen\u00fcgend gro\u00dfe Anzahl in Abh\u00e4ngigkeit von der vom Fachmann zu bestimmenden Schwelle ausreicht. Dies kann wie Absatz [0051] beispielhaft zeigt, auch ein Verh\u00e4ltnis 1:1 zu sein.<\/li>\n
  75. b)
    \nDie \u00c4nderungs- bzw. Codiereinrichtung besteht weiter aus einer Anzahl von programmierbaren Invertierereinrichtungen.
    \nDer Anspruch 1 stellt an die Einrichtung zum \u00c4ndern einer Mehrzahl von Bits keine besonderen r\u00e4umlich-k\u00f6rperlichen Anforderungen, sondern beschreibt diese als eine Anzahl von programmierbaren Invertierereinrichtungen. Auch wenn der Wortlaut \u201eEinrichtung [\u2026] aufweist\u201c rein philologisch den Eindruck erweckt, dass es sich dabei um ein gesondertes Bauteil handelt, kann dies, muss aber nicht der Fall sein. Auch keiner anderen Stelle der Klagepatentschrift l\u00e4sst sich dieses Erfordernis entnehmen. Das Klagepatent verwendet den Begriff der Einrichtung zum \u00c4ndern einer Mehrzahl von Bits ausschlie\u00dflich im Anspruch 1. Auch in dem Verfahrensanspruch 11 ist lediglich von einer Anzahl programmierbarerer Invertierereinrichtungen die Rede. Laut Absatz [0020] im allgemeinen Teil der Beschreibung werden beispielsweise programmierbare Invertierer aktiviert, die den auf ihrer Signalleitung anliegenden Signalwert vor der Zuf\u00fchrung zu den Ausgangstreibern des Senderbausteins invertieren. Im Ausf\u00fchrungsbeispiel der Figur 3 ist ein Codierer dargestellt, bei dem die Komparatoreinrichtung zumindest einen Invertierer, der in eine interne Datenleitung (13) geschaltet ist, aktiviert. Absatz [0051] verh\u00e4lt sich zu der Anzahl der m\u00f6glichen Invertierer. Unteranspruch 7 stellt klar, dass der Codierer auch nur eine Invertierereinrichtung (32) aufweisen kann.<\/li>\n
  76. c)
    \nDie Programmierbarkeit der Invertierereinrichtungen erfordert, dass die Invertierereinrichtungen je nach Vorgabe der Schwelle die Bits invertieren oder nicht (Merkmal 2.2.1; Abs\u00e4tze [0025], [0045], [0049] und [0050]). Diese Vorgabe wird ihnen durch die Komparatoreinrichtung durch Aktivierung mitgeteilt. Dabei erfolgt eine Zuordnung der Invertierereinrichtungen zu Busleitungen. Die Anzahl der Invertierereinrichtungen und der Busleitungen stehen im Zusammenhang (vgl. Merkmal 2.2.1). Das Klagepatent stellt dar\u00fcber hinaus keine Anforderungen an eine sonstige Erweiterbarkeit oder Anpassbarkeit.<\/li>\n
  77. 5)
    \nNach Merkmal 2.2.2 weisen die programmierbaren Invertierereinrichtungen Steueranschl\u00fcsse auf, die mit dem Komparatorausgang verbunden sind. Dadurch wird die Feststellung der Schwellenunterschreitung oder -\u00fcberschreitung von der Komparatoreinrichtung per Signal weitergegeben und die Invertierereinrichtung invertiert die Bits oder eben auch nicht. Auch wenn im Ausf\u00fchrungsbeispiel eine unmittelbare Verbindung der Komparatoreinrichtung durch eine interne Datenleitung 13 mit der Invertierereinrichtung gezeigt ist, ist der Anspruch darauf nicht beschr\u00e4nkt.<\/li>\n
  78. \nIV.
    \n[XXX], \u00a7 9 Nr. 1 PatG i.V.m. Art. 64 EP\u00dc. Da die angegriffene Ausf\u00fchrungsform mit [XXX] Bausteinen, insbesondere mit X kommunizieren kann und daher standardkompatibel ist, verwirklicht sie die klagepatentgem\u00e4\u00dfe Lehre.<\/li>\n
  79. 1.
    \n[XXX]
    \n2.
    \nDie Standards beschreiben den Read and Write Data Bus Inversion (DBI) Vorgang (Anlage AR 9, S. 78; Anlage AR 16, S. 13; Anlage AR A 29, S. 102). Beim Schreibvorgang, der in den Figuren 70, 10, und 86 in den jeweiligen Standards abgebildet wird, erfolgt die Invertierung DBI unstreitig durch die GPU (die angegriffene Ausf\u00fchrungsform), wobei die Standards nur die Dekodierung (R\u00fcckg\u00e4ngigmachung der Invertierung) auf Seiten des Speicherbausteins zeigen. Die Standards stellen damit aber nicht nur technische Anforderungen an den Speicherbaustein, sondern auch an den Grafikprozessor. Dieser muss als Sender der Daten beim Schreibvorgang entscheiden, ob er das zu \u00fcbertragende Byte invertiert oder nicht, und muss als Empf\u00e4nger der Daten beim Lesevorgang die umgekehrte Operation durchf\u00fchren. [XXX] Insofern handelt es sich bei der angegriffenen Ausf\u00fchrungsform um einen Codierer zum Codieren eines Datenworts mit einer Vielzahl von Bits (Merkmale 1., 1.1). Die Standards zeigen in den Figuren 71, 11 und 87 eine Anordnung im Sender (in der angegriffenen Ausf\u00fchrungsform), die eine Komparatoreinrichtung darstellt. Denn die dort zu \u00fcbertragenden Daten (logical output data) werden durch den sog. 0-count untersucht (determine 0 count in data byte). Die Daten werden in Bytes (je 8 Bits), also in einem Datenwort, \u00fcbertragen (vgl. Anlage AR 9, S. 78, Anlage AR 16, S. 13; Anlage AR A 29, S. 102: DBIdc wird pro Byte beurteilt). Nach obiger Auslegung schadet es nicht, dass die Busbreiten bei 16 bit bzw. 32 bits liegen. Das Datenwort \u2013 hier ein Byte \u2013 muss nicht identisch mit der Busbreite sein. Die Anzahl der Bits mit dem Wert 0 innerhalb eines Datenworts werden mit der vorbestimmten Schwelle 4 verglichen (\u00b40\u00b4count > 4?). Insofern ist Merkmal 2.1.1. erf\u00fcllt. Ebenso ist Merkmal 2.1.2 verwirklicht, weil die Schwelle 4 f\u00fcr die Bits mit dem Wert 0 so gew\u00e4hlt ist, dass ein Byte, dass vier oder weniger als vier Bits mit dem Wert 0 aufweist, nicht invertiert wird, da bereits diese Schwelle gen\u00fcgt, damit der Stromverbrauch an den Datenpins reduziert wird (Anlage AR 9, S. 78; Anlage AR 16, S. 13; Anlage AR A 29, S. 102).<\/li>\n
  80. 3.
    \nNach den Standards sind auch die Merkmale 2.2 und 2.2.1 gezeigt.
    \nDie \u00c4nderungs- bzw. Codiereinrichtung l\u00e4sst sich aus den Figuren 71, 11 und 87 anhand der beiden Yes\/No-Optionen und der darauffolgenden Entscheidung \u201eDBI_n = \u00b4H\u00b4 Don\u00b4t invert data byte\u201c und \u201eDBI_n = \u00b4L\u00b4 Invert data byte\u201c entnehmen. Ergibt die Z\u00e4hloperation in der Komparatoreinrichtung mehr als vier Bits mit dem Zustand 0 in einem Byte und somit eine \u00dcberschreitung der Schwelle, wird der DBI_nWert auf L gesetzt und das gesamte Byte also alle 8 Bits invertiert, sprich kodiert. Damit wird SSN reduziert. Dies ergibt sich einmal bereits aus der allgemeinen Aussage der Standards, wonach die Datenbus-Invertierung den DC-Stromverbrauch (und versorgungsrauschinduzierten \u201eJitter\u201c) auf die Datenpins\/Datensignale reduziert, da die Anzahl der DQ-Leitungen, die einen Niedrig-Pegel f\u00fchren, auf vier innerhalb eines Bytes begrenzt werden kann (Anlage AR 9, S. 78; Anlage AR 16, S. 13; Anlage AR A 29, S. 102). Der reduzierte Stromverbrauch indiziert bereits das verringerte SSN. Im \u00dcbrigen sprechen auch die Messungen des kl\u00e4gerische Privatgutachters X f\u00fcr eine Reduzierung des SSN und eine Vergr\u00f6\u00dferung des Datenauges von 153ps auf 215ps (vgl. Anlage AR A 15a, S. 23 f.). Damit verwirklichen die Standards die Merkmale 2.2 und 2.2.1.<\/li>\n
  81. 4.
    \nDie Standards lassen offen wie die Invertierereinrichtungen der GPU konkret ausgestaltet sein m\u00fcssen. Nach den Anforderungen der Standards im Hinblick auf den Speicherbaustein bedarf es acht Invertierereinrichtungen auf acht Busleitungen. [XXX]. Da die Invertierereinrichtungen die Kodierung nur bei \u00dcberschreitung der Schwelle durchf\u00fchren (s.o.), sind sie auch programmierbar. Der Komparatorausgang ist mit den Steueranschl\u00fcssen der Invertierereinrichtungen verbunden. Merkmal 2.2.2 ist damit auch verwirklicht. Unerheblich ist, dass sich zwischen dem Komparatorausgang und den Steueranschl\u00fcssen der Invertierereinrichtung das Mode Register befindet. Das Mode Register dient zum An- bzw. Ausschalten der Invertierung. [XXX]<\/li>\n
  82. 5.
    \nAus der Verwirklichung aller klagepatentgem\u00e4\u00dfen Merkmale durch die angegriffene Ausf\u00fchrungsform ergeben sich nachstehende Rechtsfolgen.<\/li>\n
  83. a)
    \nDie Kl\u00e4gerin hat gegen die Beklagten einen Anspruch auf Unterlassung nach Art. 64 EP\u00dc i.V.m. \u00a7 139 Abs. 1 PatG. Mit dem Vertrieb der angegriffenen Ausf\u00fchrungsform benutzen die Beklagten die klagepatentgem\u00e4\u00dfe Erfindung.<\/li>\n
  84. b)
    \nDer Kl\u00e4gerin steht gegen die Beklagten ein Anspruch auf Rechnungslegung und Auskunft aus \u00a7 140b Abs. 1 PatG i.V.m. Art. 64 EP\u00dc, \u00a7\u00a7 242, 259 BGB zu. Der An-spruch auf Auskunft \u00fcber die Herkunft und den Vertriebsweg der angegriffenen Ausf\u00fchrungsform ergibt sich aufgrund der unberechtigten Benutzung des Erfin-dungsgegenstands unmittelbar aus \u00a7 140b Abs. 1 PatG, der Umfang der Auskunfts-pflicht aus \u00a7 140b Abs. 3 PatG. Die weitergehende Auskunftspflicht und die Ver-pflichtung zur Rechnungslegung folgen aus \u00a7\u00a7 242, 259 BGB, damit die Kl\u00e4gerin in die Lage versetzt wird, den ihr zustehenden Schadensersatzanspruch zu beziffern. Die Kl\u00e4gerin ist auf die tenorierten Angaben angewiesen, \u00fcber die sie ohne eigenes Verschulden nicht verf\u00fcgt, und die Beklagten werden durch die von ihr verlangten Ausk\u00fcnfte nicht unzumutbar belastet.<\/li>\n
  85. c)
    \nDie Kl\u00e4gerin hat gegen die Beklagten einen Anspruch auf R\u00fcckruf der angegriffenen Ausf\u00fchrungsformen aus den Vertriebswegen, da die Beklagten mit der angegriffenen Ausf\u00fchrungsform die klagepatentgem\u00e4\u00dfe Erfindung im Sinne von \u00a7 9 S. 2 Nr. 1 PatG benutzen, ohne dazu berechtigt zu sein, \u00a7 140a Abs. 3 PatG i.V.m. Art. 64 EP\u00dc. F\u00fcr die Unverh\u00e4ltnism\u00e4\u00dfigkeit des Anspruchs bestehen keine hinreichenden Anhaltspunkte.<\/li>\n
  86. d)
    \nDer Kl\u00e4gerin steht auch ein Vernichtungsanspruch nach \u00a7 140a Abs. 2 PatG i.V.m. Art. 64 EP\u00dc gegen die Beklagte zu 2) zu. Er setzt voraus, dass der auf Vernichtung in Anspruch genommene Verletzer im Zeitpunkt der letzten m\u00fcndlichen Verhandlung noch Besitzer und\/oder Eigent\u00fcmer der schutzrechtsverletzenden Erzeugnisse ist, die w\u00e4hrend der Laufzeit des Klagepatents in seinen Besitz oder Eigentum gelangt sind und sich noch dort befinden. Anhaltspunkte, dass dies nicht der Fall sei, liegen nicht vor.<\/li>\n
  87. e)
    \nDie Kl\u00e4gerin hat gegen die Beklagten dem Grunde nach einen Anspruch auf Zahlung von Schadensersatz aus \u00a7 139 Abs. 1 und 2 PatG i.V.m. Art. 64 EP\u00dc, weil die Beklagten die Patentverletzung schuldhaft begingen. Als Fachunternehmen h\u00e4tten die Beklagten die Patentverletzung bei Anwendung der im Gesch\u00e4ftsverkehr erforderlichen Sorgfalt zumindest erkennen k\u00f6nnen, \u00a7 276 BGB. Es ist auch nicht unwahr-scheinlich, dass der Kl\u00e4gerin als Inhaberin des Klagepatents durch die Patentverlet-zung ein Schaden entstanden ist. Das f\u00fcr die Zul\u00e4ssigkeit des Feststellungsantrags gem\u00e4\u00df \u00a7 256 Abs. 1 ZPO erforderliche Feststellungsinteresse ergibt sich daraus, dass die Kl\u00e4gerin derzeit nicht in der Lage ist, den konkreten Schaden zu beziffern und ohne eine rechtskr\u00e4ftige Feststellung der Schadensersatzpflicht die Verj\u00e4hrung von Schadensersatzanspr\u00fcchen droht.<\/li>\n
  88. \nV.
    \nDar\u00fcber hinaus hat die Kl\u00e4gerin Anspr\u00fcche aus Art. 64 EP\u00dc i.V.m. \u00a7\u00a7 10, 139 Abs. 1, 2, 140a, 140b PatG i.V.m. \u00a7\u00a7 242, 259 BGB. Angebot und Lieferung der standardkompatiblen angegriffenen Ausf\u00fchrungsform stellen eine mittelbare Verletzung des Verfahrensanspruchs 11 dar.<\/li>\n
  89. 1.
    \nIm Hinblick auf die Auslegung des Anspruchs 11 wird auf die obigen Ausf\u00fchrungen zur unmittelbaren Verletzung Bezug genommen.<\/li>\n
  90. 2.
    \nBei der angegriffenen X handelt es sich um ein Mittel, das sich auf ein wesentliches Element der Erfindung bezieht. Hierf\u00fcr ist Voraussetzung, dass es geeignet ist, mit einem Element bei der Verwirklichung des gesch\u00fctzten Erfin-dungsgedankens funktional zusammenzuwirken. Wesentlich ist ein Element der Erfindung regelm\u00e4\u00dfig bereits dann, wenn es Bestandteil des Patentanspruchs ist (BGH, GRUR 2004, 758 \u2013 Fl\u00fcgelradz\u00e4hler). Unzweifelhaft tr\u00e4gt die angegriffene GPU zum erfindungsgem\u00e4\u00dfen Leistungsergebnis bei (vgl. BGH, GRUR 2007, 769 \u2013 Pipettensystem). Kern der Erfindung ist eine bestimme Form des Codierens eines Datenworts. [XXX]<\/li>\n
  91. 3.
    \n[XXX] Die angegriffene Ausf\u00fchrungsform ist standardkompatibel und f\u00fchrt daher die klagepatentgem\u00e4\u00dfen Verfahrensschritte durch. Insofern wird auf die Ausf\u00fchrungen der Kammer zur unmittelbaren Verletzung verwiesen, da sich hier die gleichen Streitfragen stellen.<\/li>\n
  92. 2.
    \nDie Verwendungsbestimmung der angegriffenen Ausf\u00fchrungsform ist schlie\u00dflich offensichtlich.
    \n\u00a7 10 Abs. 1 PatG setzt in subjektiver Hinsicht voraus, dass der Lieferant die Eignung des Mittels und seine Verwendungsbestimmung kennt bzw. aufgrund der Umst\u00e4nde offensichtlich ist, dass die angebotenen und\/oder gelieferten Mittel dazu geeignet und bestimmt sind, f\u00fcr die Benutzung der gesch\u00fctzten Erfindung verwendet zu werden (BGH, GRUR 2006, 839 \u2013 Deckenheizung; OLG D\u00fcsseldorf, Urteil vom 13.02.2014, Az. 2 U 93\/12 Folientransfermaschine). Insofern gen\u00fcgt es, wenn aus der Sicht des Dritten hinreichend sicher zu erwarten ist, dass der Abnehmer die gelieferten Mittel in patentgem\u00e4\u00dfer Weise verwenden wird (BGH, GRUR 2006, 839 \u2013 Deckenheizung). [XXX] ist hinreichend sicher zu erwarten, dass die Abnehmer die angegriffene Ausf\u00fchrungsform in patentgem\u00e4\u00dfer Weise verwenden.<\/li>\n
  93. 3.
    \na)
    \nDie Kl\u00e4gerin hat gegen die Beklagten einen Anspruch auf Unterlassung nach Art. 64 EP\u00dc i.V.m. \u00a7 139 Abs. 1 PatG. Mit dem Vertrieb der angegriffenen Ausf\u00fchrungsform benutzen die Beklagten ein wesentliches Mittel der Erfindung.<\/li>\n
  94. b)
    \nMit R\u00fccksicht auf die bereits vorgefallenen Angebots- und Vertriebshandlungen haftet die Beklagten der Kl\u00e4gerin gem\u00e4\u00df Art. 64 EP\u00dc, \u00a7 139 Abs. 2 PatG im tenorierten Umfang auf Schadenersatz.<\/li>\n
  95. Die Beklagten haben schuldhaft gehandelt. Als Fachunternehmen h\u00e4tten sie dies bei Anwendung der im Gesch\u00e4ftsverkehr erforderlichen Sorgfalt erkennen k\u00f6nnen, \u00a7 276 BGB. Die genaue Schadensh\u00f6he steht derzeit noch nicht fest. Die Kl\u00e4gerin hat deshalb ein rechtliches Interesse daran, dass die Schadenersatzhaftung der Beklagten zun\u00e4chst dem Grunde nach festgestellt wird (\u00a7 256 ZPO).<\/li>\n
  96. Der mittelbare Verletzer hat denjenigen Schaden zu ersetzen, der dem Patentinha-ber durch die unmittelbare Patentverletzung entsteht. Ausreichend f\u00fcr eine schl\u00fcs-sige Darlegung eines Schadenersatzanspruches ist es, wenn nach der Lebenser-fahrung eine hinreichende Wahrscheinlichkeit einer unter Verwendung des Mittels begangenen Verletzungshandlung besteht (BGH, GRUR 2013, 713 \u2013 Fr\u00e4sverfahren; GRUR 2006, 839 \u2013 Deckenheizung; LG D\u00fcsseldorf, 4b O 220\/06, Urteil vom 22.02.2007 – Handyspiele). Im vorliegenden Fall sprechen die von den Beklagten verfassten Angebote und der durchgef\u00fchrte Vertrieb daf\u00fcr, dass die angegriffene Ausf\u00fchrungsform das klagepatentgem\u00e4\u00dfe Verfahren tats\u00e4chlich durchf\u00fchrt.<\/li>\n
  97. c)
    \nDamit die Kl\u00e4gerin in die Lage versetzt wird, den ihr zustehenden Schadenersatz-anspruch beziffern zu k\u00f6nnen, schulden die Beklagten im zuerkannten Umfang Aus-kunft und Rechnungslegung (\u00a7 140b PatG, \u00a7\u00a7 242, 259 BGB).<\/li>\n
  98. VI.
    \nDer Anspruch auf Unterlassung aus \u00a7 139 Abs. 1 PatG ist durchsetzbar. Die Beklagten k\u00f6nnen sich insofern nicht mit Erfolg auf den kartellrechtlichen Zwangslizenzeinwand berufen. Denn die Geltendmachung des Unterlassungsanspruchs aus dem Klagepatent stellt keine missbr\u00e4uchliche Ausnutzung einer marktbeherrschenden Stellung im Sinne von Art. 102 AEUV, \u00a7\u00a7 19, 20 GWB dar. Die Kl\u00e4gerin hat keine marktbeherrschende Stellung inne.<\/li>\n
  99. 1.
    \nMarktbeherrschung bedeutet eine wirtschaftliche Machtstellung eines Unternehmens, die dieses in die Lage versetzt, die Aufrechterhaltung eines wirksamen Wettbewerbs auf dem relevanten Markt zu verhindern, indem sie ihm die M\u00f6glichkeit verschafft, sich seinen Wettbewerbern, seinen Abnehmern und letztlich den Verbrauchern gegen\u00fcber in einem nennenswerten Umfang unabh\u00e4ngig zu verhalten (EuGH Slg. 1978, 207 Rn 65 f \u2013 United Brands; Slg. 1979, 461 Rn 38 f \u2013 Hoffmann-La Roche; Slg. 2009, I-2369 Rn 103 \u2013 France T\u00e9l\u00e9com; WuW 2013, 427 \u2013 Astra Zeneca; OLG D\u00fcsseldorf GRUR 2017, 1219, 1221 \u2013 Mobiles Kommunikationssystem).<\/li>\n
  100. a)
    \nDie notwendige Abgrenzung des relevanten Marktes, auf dem Unternehmen konkurrieren, erfolgt in sachlicher und r\u00e4umlicher Hinsicht nach dem sog. Bedarfsmarktkonzept. Hiernach werden alle Leistungen einem Markt zugeordnet, die aus Sicht der Nachfrager funktionell austauschbar sind (Langen\/Bunte\/Bardong, KartR Bd. 2, 12 Aufl.: Art. 2 FKVO Rn 47 ff). Demselben sachlichen Markt wird zugeordnet, was aufgrund der jeweiligen Eigenschaften, Preise und Verwendungszwecke aus Sicht der Nachfrager nicht durch andere Produkte bzw. Dienstleistungen substituierbar ist. Zu ber\u00fccksichtigen ist dabei ein Zusammentreffen mehrerer Faktoren (etwa Marktanteil; Unternehmensstruktur; Wettbewerbssituation; Verhalten auf dem Markt; grds. jedoch nicht der Preis) (OLG D\u00fcsseldorf GRUR 2017, 1219, 1222 \u2013 Mobiles Kommunikationssystem). Dabei ergibt sich das Vorliegen einer beherrschenden Stellung im Allgemeinen aus dem Zusammentreffen mehrere Faktoren, die jeweils f\u00fcr sich genommen nicht ausschlaggebend sein m\u00fcssen (EuGH Slg. 1994, I-5641 Rn 47 \u2013 DLG). R\u00e4umlich stellt das Gebiet der Bundesrepublik Deutschland \u2013 wie jeder Mitgliedstaat der Europ\u00e4ischen Union \u2013 insoweit zugleich einen wesentlichen Teil des Gemeinsamen Markts dar (OLG D\u00fcsseldorf GRUR 2017, 1291, 1222 \u2013 Mobiles Kommunikationssystem).
    \nWird \u2013 wie im Streitfall \u2013 ein Unterlassungsanspruch aus einem Patent geltend gemacht, stellt regelm\u00e4\u00dfig der Lizenzvergabemarkt den relevanten Markt dar: Anbieter ist der Patentinhaber, dem allein eine Lizenzvergabe am jeweiligen Patent m\u00f6glich ist; Nachfrager ist der an der patentgesch\u00fctzten Technik interessierte Anwender. Grunds\u00e4tzlich f\u00fchrt jedes Patent zu einem eigenen sachlich relevanten Markt, es sei denn, dass im Einzelfall eine \u2013 aus der Sicht der Nachfrager \u2013 gleichwertige Technologie f\u00fcr dasselbe technische Problem zur Verf\u00fcgung steht (OLG D\u00fcsseldorf GRUR 2017, 1219, 1222 \u2013 Mobiles Kommunikationssystem).<\/li>\n
  101. b)
    \nAllerdings ist mit der blo\u00dfen Inhaberschaft an einem Patent allein noch keine marktbeherrschende Stellung verbunden. Erh\u00e4lt der Patentinhaber allerdings aufgrund hinzutretender Umst\u00e4nde die M\u00f6glichkeit, mittels seiner Monopolstellung wirksamen Wettbewerb auf einem nachgelagerten Markt (hier: auf dem nachgeordneten Produktmarkt f\u00fcr [aufgrund des Patents] lizenzpflichtige Waren\/Dienstleistungen) zu verhindern, so liegt eine marktbeherrschende Stellung vor (EuGH GRUR Int 1995, 490 Rn 47 \u2013 Magill TVG Guide; WuW 2013, 427 \u2013 Astra Zeneca; BGH, NJW-RR 2010, 392 \u2013 Reisestellenkarte).
    \nDer Umstand, dass es sich um ein standardessentielles Patent handelt (\u201eSEP\u201c), begr\u00fcndet f\u00fcr sich genommen keine hinreichende Bedingung f\u00fcr eine Marktbeherrschung; auf die Standardessentialit\u00e4t allein ist nicht einmal eine (widerlegliche) Vermutung zu st\u00fctzen, dass der SEP-Inhaber wirksamen Wettbewerb gerade deshalb verhindern kann, weil das SEP aufgrund der Standardessentialit\u00e4t benutzt werden muss, um mit dem Standard kompatible Produkte erzeugen zu k\u00f6nnen (LG D\u00fcsseldorf, Urt. v. 19.1.2016 \u2013 4b O 122\/14, BeckRS 2016, 08379; OLG D\u00fcsseldorf GRUR 2017, 1219, 1223 \u2013 Mobiles Kommunikationssystem m.w.N.). Einem zwingenden Schluss von der Standardessentialit\u00e4t auf eine marktbeherrschende Stellung steht bereits entgegen, dass ein Standard regelm\u00e4\u00dfig eine hohe Anzahl an Patenten als standardessentiell deklariert, ohne dass all diese Schutzrechte tats\u00e4chlich die Wettbewerbsf\u00e4higkeit der Waren\/Dienstleistungen auf dem nachgeordneten Produktmarkt (entscheidend) beeinflussen. Es bedarf daher in Bezug auf jedes einzelne Patent der auf die Umst\u00e4nde des Einzelfalls abstellenden Beurteilung seiner wettbewerblichen Bedeutung f\u00fcr den nachgelagerten Produktmarkt: Ergibt sich insoweit, dass die Nutzung des jeweiligen SEP geradezu eine Marktzutrittsvoraussetzung begr\u00fcndet, ist eine marktbeherrschende Stellung selbst dann zu bejahen, wenn zwar die aus dem jeweiligen SEP resultierende technische Wirkung die Marktteilnahme nicht entscheidend beeinflusst, jedoch aus technischen Gr\u00fcnden zutrittsrelevante Funktionen nicht genutzt werden k\u00f6nnten, so dass die generelle Interoperabilit\u00e4t\/Kompatibilt\u00e4t nicht mehr gesichert w\u00e4re. Entsprechendes gilt, wenn ein wettbewerbsf\u00e4higes Angebot ohne eine Lizenz am betreffenden SEP nicht m\u00f6glich w\u00e4re (zB weil f\u00fcr nicht patentgem\u00e4\u00dfe Produkte nur ein Nischenmarkt besteht). An einer marktbeherrschenden Stellung fehlt es jedoch, wenn das SEP eine Technik bereitstellt, die f\u00fcr die Mehrzahl der Nachfrager am betreffenden Produktmarkt allenfalls eine untergeordnete Bedeutung hat. Aus dem zuvor Gesagten folgt umgekehrt, dass mangelnde Standardessentialit\u00e4t eines Patents der Annahme einer Marktbeherrschung nicht zwangsl\u00e4ufig entgegensteht. Standardessentialit\u00e4t eines Patents ist weder hinreichende noch notwendige Bedingung f\u00fcr die Marktbeherrschung. Letztere kann sich auch allein aus einer technischen oder wirtschaftlichen \u00dcberlegenheit der patentierten Erfindung ergeben (OLG D\u00fcsseldorf GRUR 2017, 1219, 1223 \u2013 Mobiles Kommunikationssystem).<\/li>\n
  102. c)
    \nDarlegungs- und beweisbelastet f\u00fcr die Voraussetzungen der Marktbeherrschung ist der Lizenzsucher: Dieser hat konkrete Tatsachen vorzutragen, aufgrund derer sich eine Beherrschung des sachlich und r\u00e4umlich relevanten Markts feststellen l\u00e4sst. Als potenzielle Endabnehmer k\u00f6nnen die Mitglieder der Kammer die ma\u00dfgebliche Verkehrsauffassung selbst bestimmen, ohne dass es des R\u00fcckgriffs auf (gerichtlich veranlasste) Marktuntersuchungen bedarf (OLG D\u00fcsseldorf GRUR 2017, 1219, 1223 \u2013 Mobiles Kommunikationssystem).<\/li>\n
  103. 2.
    \nNach diesen Grunds\u00e4tzen begr\u00fcndet die Inhaberschaft am Klagepatent auf dem hier relevanten Markt f\u00fcr H\/5X\/6-kompatible Grafikkarten (unter Au\u00dferachtlassung der H\/5X\/6 O-Speicherbausteine) und deren GPU keine marktbeherrschende Stellung der Kl\u00e4gerin. Denn es kann nicht festgestellt werden, dass es sich bei dem Klagepatent im Hinblick auf die angegriffenen Produkte um ein standardessentielles Patent handelt. Es kann daher nicht davon ausgegangen werden, dass das Klagepatent die Kl\u00e4gerin dazu bef\u00e4higt, wirksamen Wettbewerb auf dem hier relevanten nachgelagerten Produktmarkt zu verhindern.<\/li>\n
  104. a)
    \nDer nachgelagerte Produktmarkt umfasst [XXX] Vom Streitgegenstand nicht umfasst und damit auch f\u00fcr den sachlich relevanten Produktmarkt unbeachtlich sind die X Speicherbausteine. Diese befinden sich zwar auch auf den angegriffenen Grafikkarten, sind aber vom Verletzungsvorwurf explizit ausgenommen. Dieser ist allein auf den auf den Grafikkarten befindlichen Grafikprozessor gest\u00fctzt.<\/li>\n
  105. Ob und wie weit der sachliche Markt f\u00fcr Grafikkarten und Grafikprozessoren nach [XXX] unterteilt werden kann, bedarf keiner Entscheidung. Denn unabh\u00e4ngig von der Definition des im Streitfall sachlich relevanten Produktmarktes begr\u00fcndet das Klagepatent auf diesem Markt unter keinem erdenklichen Gesichtspunkt eine beherrschende Stellung.<\/li>\n
  106. b)
    \nDas Klagepatent ist im Hinblick auf den sachlich relevanten Markt nicht standardessentiell.<\/li>\n
  107. aa)
    \nDie Standards H\/5X\/6 betreffen die Standardisierung eines Speicherbausteins, n\u00e4mlich den Graphics Double Data Rate 5\/5X\/6 (H\/5X\/6) Synchronous Graphics Random Access Memory (O). Sie definieren Eigenschaften, Funktionen, Packung, Timing, elektrische Charakteristika und Pin-Belegung. Ziel der Standards ist es, ein Minimum an Anforderungen f\u00fcr JEDEC Standard-kompatible H\/5X\/6 O-Ger\u00e4te zu definieren (vgl. Abschnitt 1 der Anlagen AR A 9, AR A 16, AR A 29). Die Standards stellen damit technische Anforderungen an den H\/5X\/6 O und insbesondere an die Speicherschnittstelle, um die Kompatibilit\u00e4t standardkonformer Ger\u00e4te zu gew\u00e4hrleisten (vgl. Abschnitt 1 und 2.2 der Anlagen AR A 9 und AR A 29 sowie Abschnitt 1 und 3.1 der Anlage AR A 16). Dies zielt insbesondere auf die Kompatibilit\u00e4t der standardisierten Speicherbausteine mit den sie ansteuernden GPUs. Festzuhalten ist aber, dass der H\/5X\/6-Standard an die GPU selbst nur insoweit technische Anforderungen aufstellt, als sie durch die technischen Eigenschaften des H\/5X\/6 O bedingt sind. Dies gilt jedenfalls f\u00fcr die in den Standards normierte READ and WRITE DATA BUS INVERSION (DBI) (Abschnitt 7.11 der Anlage AR A 9, Abschnitt 3.7 der Anlage AR A 16 und Abschnitt 7.12 der Anlage AR A 29).
    \nDBI betrifft die Daten\u00fcbertragung zwischen der GPU und dem H\/5X\/6 O. Wie bereits ausgef\u00fchrt, dient DBI der Reduzierung des Stromverbrauchs und des Schaltrauschens bei der Daten\u00fcbertragung, indem die Anzahl der Datenleitungen mit dem Zustand \u201elow\u201c auf vier pro Byte begrenzt werden kann. Zu diesem Zweck werden vor der \u00dcbertragung eines Bytes s\u00e4mtliche Bits eines Bytes invertiert, wenn die Anzahl der Bits mit dem Wert \u201e0\u201c gr\u00f6\u00dfer vier ist. Um zu kennzeichnen, ob ein Byte invertiert wurde, wird auf einer weiteren Datenleitung ein DBI-Bit \u00fcbertragen, das dem Empf\u00e4nger signalisiert, ob DBI erfolgte oder nicht. Zu diesem Zweck wird in den Standards auch die Pin-Belegung f\u00fcr DBI festgelegt (Definition des DBI_n pin f\u00fcr jedes Byte). Nach dem Empfang der Daten wird die Invertierung \u2013 soweit sie erfolgte \u2013 wieder r\u00fcckg\u00e4ngig gemacht. Zu ber\u00fccksichtigen ist ferner, dass bei der Daten\u00fcbertragung zwischen dem Lesen und Schreiben von Daten zu unterscheiden ist. Beim Lesevorgang werden aus dem H\/5X\/6 O Daten an die GPU \u00fcbertragen, beim Schreibvorgang \u00fcbertr\u00e4gt die GPU Daten zur Speicherung an den O. Die Standards stellen damit nicht nur technische Anforderungen an den H\/5X\/6 O, sondern auch an die GPU. Diese muss als Sender der Daten beim Schreibvorgang entscheiden, ob sie das zu \u00fcbertragende Byte invertiert oder nicht, und muss als Empf\u00e4nger der Daten beim Lesevorgang in Abh\u00e4ngigkeit vom \u00fcbertragenen DBI-Bit die umgekehrte Operation durchzuf\u00fchren (Abschnitt 7.11 der Anlage AR A 9, Abschnitt 3.7 der Anlage AR A 16 und Abschnitt 7.12 der Anlage AR A 29).
    \nEs ist aber nicht ersichtlich, dass der Standard zwingende Vorgaben daf\u00fcr enth\u00e4lt, wie die logische Schaltung in der GPU aufgebaut sein muss, mit der DBI durchgef\u00fchrt wird. Der H-Standard beschreibt ausdr\u00fccklich f\u00fcr den B unter Verweis auf die Figuren 69 und 70, wie DBI erfolgt. In den HX\/6-Standards ist an dieser Stelle des Standards zwar nur die Rede von \u201eGer\u00e4t\u201c (\u201edevice\u201c), gleichwohl bezieht sich die Textstelle ausschlie\u00dflich auf den Speicherbaustein, den HX\/6 O (Abschnitt 3.7 und Figuren 9 und 10 der Anlage AR A 16 bzw. Abschnitt 7.12 und Figuren 85 und 86 der Anlage AR A 29). Die beiden Figuren zeigen einmal f\u00fcr den Lesevorgang und einmal f\u00fcr den Schreibvorgang eine logische Schaltung, um DBI durchzuf\u00fchren. Dass es sich nur um die Schaltung innerhalb des Speicherbausteins handeln kann, ergibt sich zum einen daraus, dass f\u00fcr den Lesevorgang die Invertierung und f\u00fcr den Schreibvorgang die umgekehrte Operation gezeigt wird, und zum anderen aus der Anordnung der Schaltung zwischen dem DRAM Core und der Datenbus-Schnittstelle. Die Standards enthalten keine Vorgabe f\u00fcr den Aufbau der logischen Schaltung f\u00fcr DBI innerhalb der GPU. Es ist sogar zweifelhaft, ob die Standards \u00fcberhaupt eine logische Schaltung f\u00fcr DBI jedenfalls innerhalb des Speicherbausteines vorgeben. Denn die Figuren zeigen nur Beispiele (\u201eExample\u201c) der DBI-Logik. Dies bedarf letztlich aber keiner Entscheidung, da die H\/5X\/6 O-Speicherbausteine vom Verletzungsvorwurf explizit ausgenommen sind. Insofern w\u00fcrde es aber ins Bild passen, dass die Rechtsvorg\u00e4ngerin der Kl\u00e4gerin das Klagepatent gegen\u00fcber der Standardisierungsorganisation JEDEC nicht als standardrelevant deklariert hat, wobei auch diese Beweggr\u00fcnde letztlich offen bleiben.<\/li>\n
  108. bb)
    \nBereits der Umstand, dass die Standards lediglich die technischen Eigenschaften der H\/5X\/6 Os und die Speicherschnittstelle definieren, weckt grunds\u00e4tzliche Zweifel an der Standardessentialit\u00e4t des Klagepatents, das lediglich den Codierer bzw. ein Verfahren zum Codieren eines Datenwortes zum Gegenstand hat und ausgehend vom Verletzungsvorwurf allein die GPU einer Grafikkarte betrifft, nicht aber den Speicherbaustein. Tats\u00e4chlich ist nach dem [XXX] die Implementierung einer logischen Schaltung in der GPU technisch m\u00f6glich, die von der in den Standards gezeigten logischen Schaltung abweicht und nicht patentgem\u00e4\u00df ist, gleichwohl aber geeignet ist, DBI standardgem\u00e4\u00df durchzuf\u00fchren.<\/li>\n
  109. (1)
    \nDie geltend gemachten Anspr\u00fcche 1 und 11 des Klagepatents beschreiben nicht nur die Invertierung von Bits eines Datenwortes, sondern enthalten unter anderem mit den Merkmalsgruppen 2.2 auch technische Anforderungen an die logische Schaltung, mit der die Invertierung vorgenommen werden soll. Unter anderem soll eine von der Anzahl von Busleitungen abh\u00e4ngige Anzahl programmierbarer Invertierereinrichtungen vorhanden sein, deren Steueranschl\u00fcsse mit dem Ausgang des ebenfalls anspruchsgem\u00e4\u00df erforderlichen Komparators verbunden sein sollen.<\/li>\n
  110. (2)
    \nDie Invertierung des Datenwortes kann abweichend von der patentgem\u00e4\u00dfen L\u00f6sung, die \u00fcber den Ausgang des Komparators ansteuerbare, programmierbare Invertierereinrichtungen vorsieht, durch eine Schaltung verwirklicht werden, wie sie in dem Aufsatz \u201eM\u201c von N (Anlage D2 zur Nichtigkeitsklage Anlage B 2) beschrieben ist.
    \nDie alternative logische Schaltung zeichnet sich dadurch aus, dass jedes Bit eines Datenworts auf zwei Datenleitungen vorliegt, wobei jeweils eines der beiden Bits invertiert wird. Im Ergebnis liegt das Datenwort daher einmal im urspr\u00fcnglichen Zustand und einmal im invertierten Zustand vor. Ein Multiplexer (\u201eSel\u201c) sorgt dann in Abh\u00e4ngigkeit von dem Signal einer Komparatoreinrichtung (\u201eMajority Voter\u201c) daf\u00fcr, dass nur eine Version des Datenwortes auf dem Datenbus \u00fcbertragen wird \u2013 entweder das urspr\u00fcngliche Datenwort oder das invertierte Datenwort. Zugleich wird ein weiteres Bit \u00fcbertragen, das anzeigt, ob es sich um das urspr\u00fcngliche oder das invertierte Datenwort handelt.
    \nDiese alternative logische Schaltung macht von der Lehre des Klagepatents keinen Gebrauch. Es ist nicht ersichtlich, dass die Invertierereinrichtungen im Sinne des Klagepatents programmierbar sind. Die in der D2 gezeigten Invertierereinrichtungen in Form invertierender Verst\u00e4rker werden nicht \u00fcber Steueranschl\u00fcsse von der Komparatoreinrichtung aktiviert, wenn invertiert werden soll, und bleiben im \u00dcbrigen inaktiv bzw. werden deaktiviert. Vielmehr werden die Bits auf den Datenleitungen des Buses, die mit den invertierenden Verst\u00e4rkern verbunden sind, immer invertiert. Gleichzeitig bleiben dieselben Bits auf den anderen Busleitungen unver\u00e4ndert. Erst der Multiplexer entscheidet in Abh\u00e4ngigkeit vom Steuersignal der Komparatoreinrichtung, ob das invertierte Bit oder das nicht invertierte Bit \u00fcbertragen wird. Insofern verf\u00fcgen die Invertierereinrichtungen in der D2 auch nicht \u00fcber Steueranschl\u00fcsse. Der Komparatorausgang ist stattdessen mit dem Multiplexer verbunden.
    \nDie invertierenden und nicht-invertierenden Verst\u00e4rker k\u00f6nnen auch nicht zusammen mit dem Multiplexer als eine einheitliche Invertierereinrichtung aufgefasst werden. Nach der Lehre des Klagepatents sind vielmehr die Invertierereinrichtungen ihrerseits Teil einer Einrichtung zum \u00c4ndern des Zustands einer Mehrzahl von Bits des Datenworts (Merkmal 2.2). Diese Einrichtung soll eine von der Anzahl der Busleitungen abh\u00e4ngige Anzahl von Invertierereinrichtungen aufweisen (Merkmal 2.2.1). Bereits daraus wird deutlich, dass die Invertierereinrichtungen den jeweiligen Busleitungen zugeordnet sind, wie dies auch in der Beschreibung des Klagepatents (vgl. Abs. [0020], [0045] und [0049]) und Figur 3 des Klagepatents dargestellt ist. Damit verbietet sich aber eine zusammenfassende Betrachtung aller Busleitungen mit den daran angeschlossenen Verst\u00e4rken und dem Multiplexer zu einer einheitlichen Invertierereinrichtung, wie dies die Beklagten vertreten. Denn eine solche Einrichtung ist nicht mehr von der Anzahl der Busleitungen abh\u00e4ngig. Als Invertierereinrichtung ist in der D2 stattdessen der jeweilige invertierende Verst\u00e4rker anzusehen.<\/li>\n
  111. (3)
    \nDie im Aufsatz von X und X (Anlage D2 zur Nichtigkeitsklage, Anlage B 2) offenbarte logische Schaltung kann alternativ in einem Speicher-\/Grafikprozessor verwendet werden, um DBI im Sinne der Standards H\/5X\/6 durchzuf\u00fchren.
    \nDie Kl\u00e4gerin hat in der m\u00fcndlichen Verhandlung nach weiteren Erkundigungen vorgetragen, [XXX]. Damit hat die Kl\u00e4gerin eine zum Klagepatent alternative L\u00f6sung aufgezeigt, mit der DBI gem\u00e4\u00df den Vorgaben des Standards durchgef\u00fchrt werden kann. Es l\u00e4sst sich nach alledem nicht feststellen, dass die Beklagten zwingend auf die patentgem\u00e4\u00dfe L\u00f6sung angewiesen sind, um Grafikkarten mit standardkompatiblen Grafikprozessoren anbieten und vertreiben zu k\u00f6nnen. Es ist aufgrund des X Vortrag der Kl\u00e4gerin vielmehr davon auszugehen, dass mit der Multiplexer-basierten L\u00f6sung der D2 eine logische Schaltung zur Verf\u00fcgung steht, mit der DBI gem\u00e4\u00df den H\/5X\/6 Standards durchgef\u00fchrt werden kann, ohne das Klagepatent zu benutzen. Damit fehlt es insoweit an einer marktbeherrschenden Stellung der Kl\u00e4gerin auf dem Markt f\u00fcr Grafikkarten und Grafikprozessoren. Dass die Standards f\u00fcr die H\/5X\/6 O-Speicherbausteine Vorgaben enthalten, die hinsichtlich der DBI-Schaltung \u2013 wie gezeigt \u2013 eine Benutzung des Klagepatents voraussetzen, kann dahinstehen. Denn die Speicherbausteine sind nicht streitgegenst\u00e4ndlich und k\u00f6nnen zur Begr\u00fcndung einer marktbeherrschenden Stellung nicht herangezogen werden.<\/li>\n
  112. VII.
    \nEs besteht keine Veranlassung, den Rechtsstreit im Hinblick auf das Nichtigkeitsverfahren gem. \u00a7 148 ZPO auszusetzen. F\u00fcr die Kammer l\u00e4sst sich auf der Grundlage des vorgetragenen Sach- und Streitstands die f\u00fcr eine Aussetzung erforderliche hinreichende Erfolgswahrscheinlichkeit der Nichtigkeitsklage nicht bejahen (BGH, GRUR 2014, 1237 \u2013 Kurznachrichten).<\/li>\n
  113. 1)
    \nDas Klagepatent ist neu gegen\u00fcber der D2 (Anlagenkonvolut B2, Anlage B3).
    \nDie Merkmale 2.2.1 und 2.2.2. aus Anspruch 1 und die Merkmale 2.2.1 und 2.2.3 aus Anspruch 11 werden nicht unmittelbar und eindeutig offenbart.
    \nDie Invertierung wird mit Hilfe einer Einrichtung durchgef\u00fchrt, die f\u00fcr jedes Bit des Datenwortes in der Gr\u00f6\u00dfe von 8 Bits f\u00fcr jede der 8 entsprechenden Busleitungen eine Kombination von einfachem Verst\u00e4rker, einem invertierten Verst\u00e4rker und einer Auswahleinrichtung \u201eSel\u201c, einem sog. Multiplexer, aufweist. Die Auswahleinrichtung empf\u00e4ngt das SiGN-Bit\/Vorzeichenbit und gibt in Abh\u00e4ngigkeit davon entweder das von dem einfachen Verst\u00e4rker gelieferte nicht invertierte Bit oder das von dem invertierenden Verst\u00e4rker gelieferte invertierte Bit aus. Selbst wenn man sich auf den Standpunkt stellt, dass die Komparatoreinrichtung und die Invertierereinrichtungen in einer Einrichtung vereint seien k\u00f6nnen, fehlt es hier an einer programmierbaren Invertierereinrichtung (Merkmale 2.2.1) bzw. an einem Steueranschluss (Merkmale 2.2.2\/2.2.3). Nach der Lehre des Klagepatents sind die Invertierereinrichtung programmierbar, weil sie mittels der mit dem Komparatorausgang verbundenen Steueranschl\u00fcsse im Falle einer notwendigen Invertierung aktiviert werden oder anderenfalls deaktiviert werden\/bleiben. Insofern unterscheidet sich die in der D2 offenbarte L\u00f6sung: Die dort gezeigte Auswahleinrichtung aktiviert die Invertierer nicht, sondern der invertierende Verst\u00e4rker ist permanent aktiviert. Die Auswahleinrichtung entscheidet nur, welches Bit \u2013 invertiert oder nicht invertiert \u2013 letztlich durchgelassen wird. Insofern zeigt die D2 keine Invertierereinrichtungen, die \u00fcber Steueranschl\u00fcsse verf\u00fcgen, weil diese nicht gesteuert (an-\/ausgeschaltet) werden. Sondern es wird lediglich der Multiplexer gesteuert, n\u00e4mlich dahingehend welche Bits welchen Verst\u00e4rkers er durchschaltet. Gleichzeitig sind die Invertierereinrichtungen auch nicht programmierbar, wobei auf die Ausf\u00fchrungen zur D2 im Rahmen des Zwangslizenzeinwandes verwiesen wird.<\/li>\n
  114. 2)
    \nDas Klagepatent ist auch neu gegen\u00fcber der D3.
    \nAuch hier werden die Merkmale 2.2.1 und 2.2.2. aus Anspruch 1 und die Merkmale 2.2.1 und 2.2.3 aus Anspruch 11 nicht unmittelbar und eindeutig offenbart.
    \nDie D3 zeigt eine Kombination aus einem invertierenden Verst\u00e4rker und einer zugeordneten Auswahleinrichtung. Das Ausgangsbit wird einer Auswahleinrichtung zugef\u00fchrt, die in Abh\u00e4ngigkeit von dem Bitwert des Ausgangsbits eine H\u00e4lfte der Bits des Datenwortes mit Hilfe von einer entsprechenden Anzahl von invertierenden Verst\u00e4rkern invertiert oder nicht. Die andere H\u00e4lfte der Bits wird in keinem Fall invertiert. Die D3 zeigt daher keine programmierbare Invertierereinrichtungen, die Steueranschl\u00fcsse aufweisen, die mit dem Komparatorausgang verbunden sind. Auch hier ist der invertierende Verst\u00e4rker dauerhaft aktiv und wird nicht selektiv aktiviert oder deaktiviert.<\/li>\n
  115. 3)
    \nSchlie\u00dflich kann die Kammer auch keine unzul\u00e4ssige Erweiterung in der erteilten Anspruchsfassung 1 gegen\u00fcber der WO X (Anlage D5) erkennen.
    \nZu Recht f\u00fchrt die Beklagte selbst aus, dass die Zul\u00e4ssigkeit der Bewertung des Bitzustands im Hinblick auf das synchrone Schaltrauschen ebenso wie die Verminderung des synchronen Schaltrauschens in der Beschreibung bereits offenbart wird. Dar\u00fcber hinaus ergibt sich unter anderem auch aus der Beschreibung ganz allgemein (S. 6, Z. 19 ff.), dass, um ein gleichzeitiges Umschalten einer zu gro\u00dfen Anzahl identischer Signalwerte zu vermeiden, der Codierer ein Bit oder mehrere Bits des Datenworts \u00e4ndert, um ein codiertes Datenwort zu erzeugen, so dass die Anzahl von Bits mit einem gleichen Zustand unter eine vorbestimmte Schwelle sinkt, die eine sichere \u00dcbertragung des Datenworts \u00fcber den Datenbus gew\u00e4hrleistet. Davon ist aber auch eine Bestimmung dergestalt erfasst, das z.B. nur gepr\u00fcft wird, ob zu viele Bits mit einem logischen Zustand 1 vorliegen.<\/li>\n
  116. VIII.
    \nDie nicht nachgelassenen wechselseitigen Schrifts\u00e4tze der Parteien vom 1. M\u00e4rz 2019, 11. M\u00e4rz 2019 und 25. M\u00e4rz 2019 geben keinen Anlass zur Wieder\u00f6ffnung, \u00a7\u00a7 296a, 154 ZPO.<\/li>\n
  117. XI.
    \nDie Kostenentscheidung richtet sich nach \u00a7\u00a7 91 Abs. 1, 92 Abs. 2 Nr. 1, 269 Abs. 3 S. 2 ZPO. Die Entscheidung \u00fcber die vorl\u00e4ufige Vollstreckbarkeit beruht auf \u00a7 709 ZPO. Der substantiierte Vortrag der Beklagten hinsichtlich des zu erwartenden Vollstreckungsschadens ist seitens der Kl\u00e4gerin unwidersprochen geblieben. Daher war die Sicherheitsleistung im aus dem Tenor ersichtlichen Umfang heraufzusetzen. Auf Antrag der Kl\u00e4gerin waren Teilsicherheiten f\u00fcr die einzelnen titulierten Anspr\u00fcche festzusetzen, \u00a7\u00a7 709, 108 ZPO.<\/li>\n
  118. Der Streitwert wird auf X festgesetzt.<\/li>\n<\/ol>\n","protected":false},"excerpt":{"rendered":"

    D\u00fcsseldorfer Entscheidungsnummer: 2922 Landgericht D\u00fcsseldorf Urteil vom 28. M\u00e4rz 2019, Az. 4b O 144\/16<\/p>\n","protected":false},"author":23,"featured_media":0,"comment_status":"open","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[93,2],"tags":[],"class_list":["post-8180","post","type-post","status-publish","format-standard","hentry","category-93","category-lg-duesseldorf"],"acf":[],"_links":{"self":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8180","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/users\/23"}],"replies":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=8180"}],"version-history":[{"count":3,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8180\/revisions"}],"predecessor-version":[{"id":8266,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8180\/revisions\/8266"}],"wp:attachment":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=8180"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=8180"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=8180"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}