{"id":8171,"date":"2019-10-29T17:00:39","date_gmt":"2019-10-29T17:00:39","guid":{"rendered":"https:\/\/www3.hhu.de\/duesseldorfer-archiv\/?p=8171"},"modified":"2019-10-29T13:32:49","modified_gmt":"2019-10-29T13:32:49","slug":"4b-o-116-17-testverfahren-fuer-speichereinheiten","status":"publish","type":"post","link":"https:\/\/d-prax.de\/?p=8171","title":{"rendered":"4b O 116\/17 – Testverfahren f\u00fcr Speichereinheiten"},"content":{"rendered":"

D\u00fcsseldorfer Entscheidungsnummer: 2918<\/strong><\/p>\n

Landgericht D\u00fcsseldorf<\/p>\n

Urteil vom 28. M\u00e4rz 2019, Az. 4b O 116\/17<\/p>\n

    \n
  1. I.
    \nDie Klage wird abgewiesen.<\/li>\n
  2. II.
    \nDie Kosten des Rechtsstreits werden der Kl\u00e4gerin auferlegt.<\/li>\n
  3. III.
    \nDas Urteil ist vorl\u00e4ufig vollstreckbar gegen Sicherheitsleistung in H\u00f6he von 110% des jeweils zu vollstreckenden Betrages.<\/li>\n
  4. Tatbestand<\/strong><\/li>\n
  5. Die Kl\u00e4gerin ist seit dem X im Patentregister als Inhaberin des deutschen Patents X eingetragen (Anlage AR B 1, im Folgenden: Klagepatent).
    \nDas Klagepatent wurde am X angemeldet. Die Anmeldung des Klagepatents wurde am X, seine Erteilung am X ver\u00f6ffentlicht. [XXX]. Das Klagepatent steht in Kraft.<\/li>\n
  6. Das Klagepatent betrifft ein Verfahren und eine Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung.<\/li>\n
  7. Anspruch 1 des Klagepatents lautet wie folgt:<\/li>\n
  8. \u201eVerfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst:
    \na)
    \nSpeichern von mehreren Testmustern in Registern einer Anzahl von mehre-ren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung;
    \nb)
    \nAusw\u00e4hlen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und
    \nc)
    \nTesten der mindestens einen Speichereinheit mittels des in dem ausgew\u00e4hl-ten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters,
    \ndadurch gekennzeichnet,
    \n\u2013 dass das Ausw\u00e4hlen des Registers mit Hilfe einer Auswahleinheit (105) durchgef\u00fchrt wird, welche eine logische Verkn\u00fcpfungseinheit (110) zur logi-schen Verkn\u00fcpfung von mindestens zwei zugef\u00fchrten Adressierungssignalen (CSLO, CSL1) umfasst, und
    \n\u2013 dass zum Ausw\u00e4hlen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verkn\u00fcpfungseinheit (110) mindestens zwei Adressierungssignale (CSLO, CSL1) miteinander verkn\u00fcpft werden, die der logischen Verkn\u00fcp-fungseinheit (110) \u00fcber mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zu-gef\u00fchrt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.\u201c<\/li>\n
  9. Zum Zeitpunkt der Patenterteilung mit Erteilungsbeschluss vom X war die X im Patentregister als Inhaberin eingetragen.
    \nUnter dem X kam es zur Unterzeichnung eines \u00dcbertragungsvertrages zwischen der X und der Kl\u00e4gerin, mit dem das Klagepatent \u00fcbertragen werden sollte. Wegen der Einzelheiten wird auf die Anlage AR A 12 in dem beigezogenen Verfahren 4b O 144\/16 Bezug genommen.<\/li>\n
  10. Der \u201eA\u201c Standard der Standardisierungsorganisation JEDEC Solid State Technology Association gew\u00e4hrleistet die Kompatibilit\u00e4t zwischen Arbeitsspeichern und Prozessoren. Er umfasst unter anderem auch den hier streitgegenst\u00e4ndlichen Standard B mit der Nummer C, der als Anlage AR B 9 vorliegt. Ebenso umfasst ist der Standard D mit der Nummer E, der als Anlage AR B 10 vorliegt, sowie der Standard F mit der Nummer G, der als Anlage AR B 18 vorliegt. Alle drei Standards (nachfolgend: die Standards) sind im Hinblick auf die hier streitgegenst\u00e4ndlichen technischen Ausf\u00fchrungen identisch.<\/li>\n
  11. Die Beklagte zu 1) ist [XXX]
    \nDie Beklagte zu 1) stellt [XXX]
    \nEs handelt sich unter anderem um die exemplarisch in der Anlage AR B 4 (f\u00fcr J) aufgef\u00fchrten Grafikkarten des Typs X: X. Ferner sind f\u00fcr H exemplarisch die Grafikkarten \u201eX\u201c und \u201eX\u201c und f\u00fcr I exemplarisch die Grafikkarte \u201eX\u201c genannt.
    \nDie Kl\u00e4gerin st\u00fctzt den Verletzungsvorwurf ausdr\u00fccklich nicht allein auf J\/H\/F-Speicherbausteine, sondern auf die GPU, die mit dem Speicherbaustein interagiert.<\/li>\n
  12. Die Kl\u00e4gerin stellte aus dem X Patenten und Patentanmeldungen aus X Patentfamilien bestehenden Portfolio der X ein Portfolio von X Patenten und Patentanmeldungen aus X Patentfamilien zusammen (nachfolgend: zu lizenzierendes Portfolio) und trat an die Beklagte zu 1) heran mit dem Ziel, dieses (Unter-Portfolio zu lizenzieren. Sodann traten die Kl\u00e4gerin und die Beklagte zu 1) in Gespr\u00e4che ein.<\/li>\n
  13. Mit Schreiben vom X wandte sich die Kl\u00e4gerin an die Beklagte zu 1) und ihre weltweit verbundenen Unternehmen (nachfolgend: X) und teilte mit, dass sie davon \u00fcberzeugt sei, dass die Beklagten die Patente der Kl\u00e4gerin durch Herstellung, Angebot und Vertrieb J-kompatibler Produkte verletzten. Zugleich unterbreiteten sie X ein Angebot auf Abschluss eines Lizenzvertrages [XXX] Wegen der Einzelheiten [XXX] wird auf die Anlage AR B 12 nebst Anlagen (teilweise in deutscher \u00dcbersetzung als AR B 12a) Bezug genommen.<\/li>\n
  14. Mit Schreiben vom X antwortete die X der Kl\u00e4gerin und wies das Angebot unter Hinweis darauf, weiterhin bereit zu sein, vern\u00fcnftige Lizenzbedingungen zu diskutieren, zur\u00fcck. In dem Schreiben erl\u00e4uterte die X die Gr\u00fcnde, warum sie das Angebot der Kl\u00e4gerin f\u00fcr nicht FRAND halte. Zugleich unterbreitete X der Kl\u00e4gerin ein Gegenangebot \u00fcber eine Einmalzahlung in H\u00f6he von knapp X. US$. Wegen der Einzelheiten des Schreibens vom X wird auf die Anlage AR B 14 Bezug genommen.<\/li>\n
  15. Zuletzt unterbreitete [XXX] \u00fcbermittelten die Beklagten der Kl\u00e4gerin das Original einer B\u00fcrgschaft \u00fcber einen Betrag von X. US$. Wegen der Einzelheiten des Schreibens und des Lizenzangebots vom [XXX] wird auf die Anlagen B 33 und B 47, in deutscher \u00dcbersetzung die Anlage B 33a und B 47a, Bezug genommen.<\/li>\n
  16. \n[XXX]<\/li>\n
  17. Die Kl\u00e4gerin ist der Ansicht, die Speichereinheit im Sinne des Klagepatents k\u00f6nne irgendein Element mit Speicherfunktion sein. Der Anspruch gebe kein Wie, Wann und Warum der Umsetzung der Verfahrensschritte vor. Es m\u00fcsse sich bei der Speichereinheit um eine logische Baugruppe handeln.
    \nEin anspruchsgem\u00e4\u00dfer Auswahlschritt liege auch dann vor, wenn der Auswahl vor der Testdurchf\u00fchrung ein weiterer Schritt des Beschreibens eines Registers vorausgehe. Ein klagepatentgem\u00e4\u00dfer Auswahlschritt sei nicht auf ein nachgelagertes Ausw\u00e4hlen eines bereits bef\u00fcllten Registers begrenzt.<\/li>\n
  18. Das Read-Training nach den Standards habe die Funktion, die Speichereinheit (RAM-Baustein) mit dem Controller zu synchronisieren. Es solle der ordnungsgem\u00e4\u00dfe Datentransfer aus dem DRAM-Core \u00fcber den FIFO-Speicher an den Controller gew\u00e4hrleistet werden. Die Register des FIFO-Speichers stellten die Schnittstelle zwischen dem DRAM Core und dem Controller dar. Mittels der in den FIFO-Registern gespeicherten Testmuster werde also gerade getestet und gew\u00e4hrleistet, dass der DRAM-Core im Normalbetrieb richtig mit dem Memory Controller synchronisiere.
    \nZudem stelle auch jede Spalte einer FIFO-Ebene ein anspruchsgem\u00e4\u00dfes Register dar. Die Spalten w\u00fcrden bei dem LLDF-Befehl gleichzeitig mit Daten gef\u00fcllt, wobei der Anspruch auch ein gleichzeitiges Speichern und Ausw\u00e4hlen erfasse.
    \nDie zu testende Einheit sei der DRAM Chip. Die Schaltung sei Teil der Speichereinheit in Form des DRAM-Chips, \u00fcber den die Daten aus dem Register hin zum Controller ausgegeben w\u00fcrden. Mit dem standard-gem\u00e4\u00dfen Read-Training werde letztlich die Funktionsf\u00e4higkeit des DRAM-Core unter dem Aspekt der fehlerfreien Kommunikation mit dem Controller getestet. Der gesamte DRAM-Chip werde \u00fcber die in Rede stehenden Leitungen adressiert, \u00fcber die im Normalbetrieb Adresssignale versandt werden.
    \nMittels des LDFF-Befehls in Kombination mit dem Input-Pointer, die zusammen die anspruchsgem\u00e4\u00dfe Auswahleinheit bildeten, werde zugleich die n\u00e4chste Ebene des FIFO ausgew\u00e4hlt. Der RDTR-Befehl habe hieran keinen Anteil.<\/li>\n
  19. In Bezug auf den hilfsweise gestellten Antrag auf \u00e4quivalente Verletzung ist die Kl\u00e4gerin der Auffassung, dass die Auswahl eines zu aktivierenden Registers zwecks Speichern eines Testmusters oder Testen der Speichereinheit eine der L\u00f6sungen des dem Klagepatent zugrundeliegenden Problems sei, die naheliegend gewesen sei und sich am Sinngehalt des Patentanspruchs orientiere, weil der Anspruch erm\u00f6glichen m\u00f6chte, dass bei einem Test auf eine Vielzahl von Registern zugegriffen werden k\u00f6nne, ohne die Anzahl externer Anschlusseinheiten zu erh\u00f6hen. Die sei jedoch nur dann gew\u00e4hrleistet, wenn f\u00fcr die Auswahl eines Registers zum Zwecke des Speicherns ebenfalls die anspruchsgem\u00e4\u00dfe Verkn\u00fcpfung der Adressierungssignale \u00fcber existierende Adressierungsleitungen verwendet werde.<\/li>\n
  20. Die Kl\u00e4gerin ist der Ansicht, der FRAND-Einwand der Beklagten greife nicht durch. Sie \u2013 die Kl\u00e4gerin \u2013 habe bereits keine marktbeherrschende Stellung. Ausgehend vom Verwendungszweck und der Kompatibilit\u00e4t mit den Standards J\/5X\/6 der angegriffenen Ausf\u00fchrungsform bilde der Hardwaremarkt f\u00fcr Grafikcomputing den relevanten Produktmarkt. Er umfasse nicht nur standalone GPUs, sondern auch Systems on a Chip (SOC) bzw. portable GPUs und integrated GPUs (IGP) unabh\u00e4ngig von der Preisklasse, weil standardkompatible Produkte vom Einsteigerpreis bis zum High End-Bereich vorhanden seien. Allerdings stelle J\/5X\/6 nur eine von vielen m\u00f6glichen RAM Interface- und Speichertechnologien. Bei geh\u00f6riger Anstrengung sei es zumutbar, f\u00fcr die angegriffenen Produkte auf andere Standards wie HBM, DDR oder LPDDR auszuweichen. Im \u00dcbrigen begr\u00fcnde das Klagepatent auch deswegen keine marktbeherrschende Stellung, weil das READ-Training nach den Standards optional sei. Abgesehen davon stelle es eine untergeordnete technische Funktion dar, die f\u00fcr die Nachfrager keine Bedeutung habe.
    \nDie Kl\u00e4gerin ist weiter der Ansicht, dass \u2013 selbst wenn das Klagepatent eine marktbeherrschende Stellung begr\u00fcnde \u2013 die vom EuGH in der Entscheidung \u201eHuawei Technologies\/ZTE\u201c aufgestellten Grunds\u00e4tze nicht zur Anwendung gelangten, weil eine FRAND-Erkl\u00e4rung nicht ersichtlich sei. Die Rechtsvorg\u00e4ngerin der Kl\u00e4gerin, die X, habe das Klagepatent gegen\u00fcber der Standardisierungsorganisation JEDEC nicht als SEP deklariert. Auch sie \u2013 die Kl\u00e4gerin \u2013 habe eine FRAND-Erkl\u00e4rung nicht abgegeben. Abgesehen davon habe sie mit ihrem Angebot vom X entsprechend den Vorgaben des EuGH auf die Verletzung des Klagepatents durch die Beklagten hingewiesen [XXX] Letztlich sei eine ernsthafte Diskussion \u00fcber FRAND-Lizenzbedingungen nicht m\u00f6glich gewesen und der Unterlassungsantrag schlie\u00dflich unumg\u00e4nglich gewesen. Ungeachtet dessen habe sie \u2013 die Kl\u00e4gerin \u2013 mit dem Schreiben X ein Angebot gemacht, das FRAND sei.
    \nSie habe in ihrem Angebot die Art und Weise der Berechnung der Lizenz entsprechend den Vorgaben des EuGH in der Entscheidung \u201eHuawei Technologies\/ZTE\u201c erl\u00e4utert. Zwar sei der Lizenzmarkt f\u00fcr Halbleiterspeicherprodukte intransparent, aber in ihrem Angebot habe sie \u2013 die Kl\u00e4gerin \u2013 gezeigt, [XXX] Das von ihr \u2013 der Kl\u00e4gerin \u2013 angebotene Portfolio enthalte nur Patente, die f\u00fcr die Beklagten besonders relevant seien. Die Bedeutung des Klagepatents lasse sich daran erkennen, dass es noch heute in den aktuellen Standards eingesetzt werde.
    \nIhr Angebot sei auch nicht diskriminierend gegen\u00fcber anderen Lizenznehmern. [XXX]
    \nIm \u00dcbrigen obliege es den Beklagten, zum Missbrauch einer marktbeherrschenden Stellung vorzutragen. Sie \u2013 die Kl\u00e4gerin \u2013 habe allenfalls eine sekund\u00e4re Darlegungslast, wenn den Beklagten der Lizenzierungsmarkt nicht bekannt sei. Das sei aber nicht der Fall, weil die Beklagten in ihrem Gebiet [XXX]
    \nSie habe im \u00dcbrigen im branchen\u00fcblichen Umfang vorgetragen. Insbesondere \u2013 so die Behauptung der Kl\u00e4gerin \u2013 sei eine detaillierte Analyse des zu lizenzierenden Portfolios in vergleichbaren Lizenzverhandlungen nicht \u00fcblich, da kaum zu leisten und zu \u00fcberpr\u00fcfen. [XXX] Den Marktteilnehmern sei im \u00dcbrigen bekannt, dass die Portfolios von Wettbewerbern wie X oder X werthaltige Schutzrechte und SEPs enthielten.
    \nDie Kl\u00e4gerin h\u00e4lt das Gegenangebot der Beklagten f\u00fcr nicht FRAND. [XXX]<\/li>\n
  21. \nDie Kl\u00e4gerin beantragt,
    \nI.
    \ndie Beklagten zu verurteilen,
    \n1.
    \nder Kl\u00e4gerin dar\u00fcber Auskunft zu erteilen, in welchem Umfang sie (die Beklagten) die nachfolgend bezeichneten Handlungen seit dem X begangen haben, n\u00e4mlich
    \nanderen als zur Benutzung der Erfindung berechtigten Personen in der Bundesrepublik Deutschland Produkte enthaltend mindestens einen Prozessor und mindestens einen J, H oder I RAM zur Benutzung der Erfindung im Inland angeboten oder geliefert haben, die geeignet sind, mitzuwirken bei einem
    \nVerfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst:
    \nSpeichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung;
    \nAusw\u00e4hlen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung und
    \nTesten der mindestens einen Speichereinheit mittels des in dem ausgew\u00e4hlten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters,
    \ndadurch gekennzeichnet,
    \ndass das Ausw\u00e4hlen des Registers mit Hilfe einer Auswahleinheit (105) durchgef\u00fchrt wird, welche eine logische Verkn\u00fcpfungseinheit (110) zur logischen Verkn\u00fcpfung von mindestens zwei zugef\u00fchrten Adressierungssignalen (CSLO, CSL1) umfasst, und
    \ndass zum Ausw\u00e4hlen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verkn\u00fcpfungseinheit (110) mindestens zwei Adressierungssignale (CSLO, CSL1) miteinander verkn\u00fcpft werden, die der logischen Verkn\u00fcpfungseinheit (110) \u00fcber mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugef\u00fchrt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind
    \nund zwar unter Angabe
    \n(1) der Namen und Anschriften der Hersteller, Lieferanten und anderer Vorbesitzer,
    \n(2) der Namen und Anschriften der gewerblichen Abnehmer sowie der Verkaufsstellen, f\u00fcr die die Erzeugnisse bestimmt waren,
    \n(3) der Menge der hergestellten, ausgelieferten, erhaltenen oder bestellten Erzeugnisse sowie der Preise, die f\u00fcr die betreffenden Erzeugnisse bezahlt wurden;
    \nwobei zum Nachweis der Angaben die entsprechenden Kaufbelege (n\u00e4mlich Rechnungen, hilfsweise Lieferscheine) in Kopie vorzulegen sind und geheimhaltungsbed\u00fcrftige Details au\u00dferhalb der auskunftspflichtigen Daten geschw\u00e4rzt werden d\u00fcrfen;
    \n2.
    \nder Kl\u00e4gerin dar\u00fcber in einer geordneten Aufstellung in einer mittels EDV auswertbaren elektronischen Form Rechnung zu legen, in welchem Umfang sie (die Beklagten) die zu Ziffer I.1. bezeichneten Handlungen seit dem X begangen haben, und zwar unter Angabe
    \na) der einzelnen Lieferungen, aufgeschl\u00fcsselt nach Liefermengen, -zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Abnehmer,
    \nb) der einzelnen Angebote, aufgeschl\u00fcsselt nach Angebotsmengen, -zeiten, -preisen und Typenbezeichnungen sowie den Namen und Anschriften der Angebotsempf\u00e4nger,
    \nc) der betriebenen Werbung, aufgeschl\u00fcsselt nach Werbetr\u00e4gern, deren Auflagenh\u00f6hen, Verbreitungszeitraum und Verbreitungsgebiet
    \nd) der nach den einzelnen Kostenfaktoren ausgeschl\u00fcsselten Gestehungskosten und des erzielten Gewinns,<\/li>\n
  22. wobei den Beklagten vorbehalten bleibt, die Namen und Anschriften der nichtgewerblichen Abnehmer und der Angebotsempf\u00e4nger statt der Kl\u00e4gerin einem von der Kl\u00e4gerin zu bezeichnenden, ihr gegen\u00fcber zur Verschwiegenheit verpflichteten, in der Bundesrepublik Deutschland ans\u00e4ssigen, vereidigten Wirtschaftspr\u00fcfer mitzuteilen, sofern die Beklagten dessen Kosten tragen und ihn erm\u00e4chtigen und verpflichten, der Kl\u00e4gerin auf konkrete Anfrage mitzuteilen, ob ein bestimmter Abnehmer oder Angebotsempf\u00e4nger in der Aufstellung enthalten ist;<\/li>\n
  23. 3.
    \nes bei Meidung eines f\u00fcr jeden Fall der Zuwiderhandlung festzusetzenden Ordnungsgeldes bis zu \u20ac 250.000,00 \u2013 ersatzweise Ordnungshaft \u2013 oder einer Ordnungshaft bis zu sechs Monaten, im Falle wiederholter Zuwiderhandlung bis zu insgesamt zwei Jahren, wobei die Ordnungshaft bis zu sechs Monaten, im Falle wiederholter Zuwiderhandlung bis zu insgesamt zwei Jahren, wobei die Ordnungshaft hinsichtlich der Beklagten an ihren gesetzlichen Vertretern zu vollziehen ist,<\/li>\n
  24. die in dem Antrag zu Ziffer I.1 bezeichneten Handlungen k\u00fcnftig zu unterlassen;<\/li>\n
  25. II.
    \nfestzustellen, dass die Beklagten als Gesamtschuldner verpflichtet sind, der Kl\u00e4gerin allen Schaden zu ersetzen, der ihr seit dem X durch Handlungen entsprechend der Ziffer I. 1. entstanden ist und noch entstehen wird;<\/li>\n
  26. hilfsweise<\/li>\n
  27. beantragt die Kl\u00e4gerin, Ziffer I. und II. darauf zu st\u00fctzen, dass andere als zur Benutzung der Erfindung berechtigten Personen in der Bundesrepublik Deutschland Produkte enthaltend mindestens einen Prozessor und mindestens einen J, H oder I RAM zur Benutzung der Erfindung im Inland anbieten und liefern, die geeignet sind, mitzuwirken bei einem<\/li>\n
  28. Verfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung, wobei das Verfahren zumindest die folgenden Schritte umfasst:
    \na)
    \nSpeichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung;
    \nb)
    \nAusw\u00e4hlen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung zwecks Speichern eines Testmusters und\/oder Testen einer Speichereinheit und
    \nc)
    \nTesten der mindestens einen Speichereinheit mittels des in dem ausgew\u00e4hlten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters,
    \ndadurch gekennzeichnet,
    \ndass das Ausw\u00e4hlen des Registers mit Hilfe einer Auswahleinheit (105) durchgef\u00fchrt wird, welche eine logische Verkn\u00fcpfungseinheit (110) zur logischen Verkn\u00fcpfung von mindestens zwei zugef\u00fchrten Adressierungssignalen (CSLO, CSL1) umfasst, und
    \ndass zum Ausw\u00e4hlen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verkn\u00fcpfungseinheit (110) mindestens zwei Adressierungssignale (CSLO, CSL1) miteinander verkn\u00fcpft werden, die der logischen Verkn\u00fcpfungseinheit (110) \u00fcber mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugef\u00fchrt werden, welche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind.<\/li>\n
  29. \nDie Beklagten beantragen,
    \ndie Klage abzuweisen,
    \nhilfsweise
    \nden Rechtsstreit gem\u00e4\u00df \u00a7 148 ZPO bis zum Vorliegen einer erstinstanzlichen Entscheidung \u00fcber die anh\u00e4ngige Nichtigkeitsklage betreffend das Patent X auszusetzen.<\/li>\n
  30. [XXX]<\/li>\n
  31. Die Beklagten meinen, das Klagepatent beziehe sich auf das Testen von Speicherbausteinen im Herstellungsverfahren.
    \nAuch das Klagepatent gehe davon aus, dass zwischen der digitalen Speicherschaltung und der Speichereinheit unterschieden werden m\u00fcsse. Die digitale Schaltung sei der DRAM-Chip. Nach Auffassung der Beklagten stellten im Fall eines DRAM-Chips die elektronischen DRAM-Speicherbausteine, die zusammen mit weiteren Komponenten auf dem DRAM-Chip (= der digitalen Speicherschaltung) angeordnet seien, jeweils eine solche Speichereinheit dar. Die Speichereinheit sei nicht mit der digitalen Speicherschaltung gleichzusetzen, sondern k\u00f6nne nur einen Teil von ihr bilden. Das Klagepatent unterscheide zwischen der digitalen Speicherschaltung und der Speichereinheit. W\u00fcrde lediglich eine externe Schnittstelle zur Kommunikation zwischen Chip und Controller getestet, so w\u00fcrden sich zunehmende Speicherkapazit\u00e4ten nicht auf den Test auswirken.
    \nDie Register, in denen die Testmuster gespeichert werden, seien nicht mit den zu testenden Speichereinheiten zu verwechseln. Bei Registern handele es sich um Zwischenspeicher und Datenpuffer zur Aufnahme und Speicherung von Daten, welche sich bei Bedarf auslesen lassen.
    \nDie Auswahl des Registers setze voraus, dass bereits zuvor ein Testmuster in dem sodann ausgew\u00e4hlten Register gespeichert worden sei.
    \nDer Klagepatentanspruch befasse sich nicht im Einzelnen mit dem Ablauf des Datentransfers zur Speichereinheit, sondern nur mit den vorgelagerten Schritten f\u00fcr deren Test.
    \nDas Klagepatent meine mit einem zu aktivierenden Register ein Register, das ausgew\u00e4hlt werden soll und bereits ein gespeichertes Testmuster enthalte, und dass dieses konkrete Register durch die Auswahl f\u00fcr den Test aktiviert werde. Nicht jedoch sei das Ausw\u00e4hlen des Registers zum Zwecke des Bef\u00fcllens des Registers mit einem Testmuster klagepatentgem\u00e4\u00df.<\/li>\n
  32. Das Klagepatent sei nicht standard-essentiell.
    \nDas Read Training diene speziell dazu, dass der Memory Controller ein bestimmtes Timing (Datenauge, burst frame location) f\u00fcr jeden high-speed Output der Vorrichtung erreiche. Es werde keine Speichereinheit getestet.
    \nDer LDFF-Befehl diene nicht zum Ausw\u00e4hlen eines Registers (einer Ebene des FIFOs) und dem Auslesen von Daten daraus. Dies w\u00fcrde durch den RDTR-Befehl (Read Training) erfolgen, f\u00fcr den jedoch keine Bankadressen (BA0 \u2013 BA2) sprich keine Adressierungsleitungen verwendet w\u00fcrden. Der LDFF-Befehl diene demgegen\u00fcber lediglich zum Bef\u00fcllen des FIFO.
    \nDer high-speed output circuit stelle keine Speichereinheit dar, sondern eine Input\/Output Schaltung. Der DRAM Core sei von der Output-Schaltung \u00fcber den FIFO entkoppelt.
    \nEs fehle auch an einer Auswahleinheit, die eine logische Verkn\u00fcpfung von mindestens zwei Adressierungssignalen umfasse, weil der insoweit relevante output-pointer f\u00fcr die Auswahl auf den RDTR-Befehl reagiere, der wiederum ausdr\u00fccklich nicht die Adressierungsleitungen BA0 bis BA2 verwende. Es erfolge kein Ausw\u00e4hlen zum Zwecke des Testens.<\/li>\n
  33. Sofern die Adressierungssignale von dem Controller \u00fcber die Adressierungsleitungen an den GDDR-SGRAM \u00fcbersendet werden, setze dies voraus, dass der GDDR-SGRAM die Speichereinheit sei. Es f\u00e4nde jedoch kein anspruchsgem\u00e4\u00dfes Testen einer Speichereinheit (des DRAM) statt.<\/li>\n
  34. Die Beklagten erheben den kartellrechtlichen Lizenzeinwand. Sie sind der Ansicht, die Kl\u00e4gerin habe durch das Klagepatent eine marktbeherrschende Stellung inne, die sie mit der Erhebung der Klage auf Unterlassung missbrauche. [XXX] J\/5X\/6 sei f\u00fcr diesen Produktmarkt alternativlos. \u00dcber X der Nachfrage betr\u00e4fen GPUs, die mit diesen Standards kompatibel seien. [XXX] HBM, DDR und LPDDR stellten keine Alternative dar, sondern bildeten einen eigenen Technologiemarkt. Die Marktbeherrschung ergebe sich nicht aus dem wirtschaftlichen Wert des Klagepatents bzw. der gesch\u00fctzten Technik, sondern allein aus den Standards, die auf dem Produktmarkt alternativlos seien. Insofern m\u00fcsse das READ-Training zwingend implementiert sein. Allenfalls die Durchf\u00fchrung des Trainings durch den DRAM-Anbieter sei optional. Die M\u00f6glichkeit zur Durchf\u00fchrung des Trainings m\u00fcsse aber immer gegeben sein.
    \nDie Beklagten sind der Ansicht, sie h\u00e4tten jedenfalls [XXX] ihre Lizenzbereitschaft signalisiert. [XXX]
    \nDabei sei das Angebot der Kl\u00e4gerin vom X nicht FRAND. Die Kl\u00e4gerin habe ihr Angebot entgegen den Anforderungen des EuGH in der Entscheidung \u201eHuawei Technologies.\/. ZTE\u201c nicht ausreichend erl\u00e4utert. Diese seien im Streitfall bereits deshalb anwendbar, weil es sich um einen vereinbarten Industriestandard handele, f\u00fcr den das Klagepatent essentiell sein solle. Anders als ETSI kenne die hier ma\u00dfgeblich Standardisierungsorganisation JEDEC jedoch keine Deklarierungspflichten. Die Anzahl standardessentieller Patente f\u00fcr den Bereich der Speicher- und Speicherschnittstellentechnologie sei nicht bekannt. Einfache Datenbankrecherchen wiesen je nach Suchbegriff im hier relevanten Bereich der Speichertechnologie mehrere tausend bis \u00fcber hunderttausend Patente bzw. Patentfamilien auf. Davon ausgehend habe die Kl\u00e4gerin es vers\u00e4umt, den wirtschaftlichen Wert des zu lizenzierenden Portfolios oder auch nur des Klagepatents zu erl\u00e4utern. Dieser Wert d\u00fcrfe [XXX] Es fehlten auch Erl\u00e4uterungen zur Standardessentialit\u00e4t der zu lizenzierenden Patente. Den Ausf\u00fchrungen der Kl\u00e4gerin zur \u00fcblichen Lizenzierungspraxis fehle jeder Bezug zur zu lizenzierenden Technologie und zum jeweiligen Schutzrechtsportfolio: Es gebe keine \u00fcbliche Lizenzierungspraxis \u2013 weder in der Halbleiterindustrie, noch f\u00fcr GPUs. Gleichwohl k\u00f6nne die Kl\u00e4gerin jedenfalls zu ihrem Portfolio vortragen. Aber nicht einmal claim charts seien vorgelegt worden. Dass die Erl\u00e4uterung der Art und Weise der Lizenzberechnung, insbesondere des Wertes des Portfolios mit Schwierigkeiten verbunden sei, enthebe die Kl\u00e4gerin jedenfalls nicht ihrer Darlegungs- und Beweislast \u2013 auch im Fall einer standalone – Analyse. Denn die von der Kl\u00e4gerin bislang abgeschlossenen Lizenzvertr\u00e4ge seien \u2013 wie auch die Kl\u00e4gerin zugebe \u2013 nicht vergleichbar, [XXX]
    \nDie Lizenzangebote der Beklagten seien FRAND. [XXX]
    \nSchlie\u00dflich werde sich das Klagepatent nicht als rechtsbest\u00e4ndig erweisen.<\/li>\n
  35. Wegen der weiteren Einzelheiten des Sach- und Streitstandes wird auf die zwischen den Parteien gewechselten Schrifts\u00e4tze sowie auf die zu den Akten gereichten Unterlagen Bezug genommen.<\/li>\n
  36. Entscheidungsgr\u00fcnde<\/strong><\/li>\n
  37. Die zul\u00e4ssige Klage ist unbegr\u00fcndet.
    \nSo hat die Kl\u00e4gerin keine Anspr\u00fcche gegen die Beklagten auf Auskunft, Rechnungslegung, Unterlassung sowie Feststellung der Schadensersatzpflicht aus Art. 64 EP\u00dc i.V.m. \u00a7\u00a7 139 Abs. 1, Abs. 2, 140b, 140a PatG i.V.m. \u00a7 10 PatG, \u00a7\u00a7 242, 259 BGB, und zwar weder aus wortsinngem\u00e4\u00dfer Verletzung des Klagepatents (dazu unter A.) noch aufgrund \u00e4quivalenter Verletzung des Klagepatents (dazu unter B.).<\/li>\n
  38. A.
    \nDie Kl\u00e4gerin hat keine Anspr\u00fcche gegen die Beklagten auf Auskunft, Rechnungslegung, Unterlassung sowie Feststellung der Schadensersatzpflicht aus Art. 64 EP\u00dc i.V.m. \u00a7\u00a7 139 Abs. 1, Abs. 2, 140b PatG i.V.m. \u00a7 10 PatG, \u00a7\u00a7 242, 259 BGB wegen wortsinngem\u00e4\u00dfer Verletzung des Klagepatents.<\/li>\n
  39. I.
    \nOb die Kl\u00e4gerin aktiv legitimiert ist, kann offen bleiben, da bereits keine Verletzung festgestellt werden kann.<\/li>\n
  40. II.
    \nAus dem Stand der Technik sind Tests f\u00fcr Speichereinheiten in digitalen Schaltungen bekannt. So sind \u00fcblicherweise Register bereitgestellt, in denen die jeweiligen Testtopologien und Testmuster gespeichert werden. Das Klagepatent kritisiert diese herk\u00f6mmlichen Verfahren zum Testen von Speichereinheiten, weil aufgrund st\u00e4ndig zunehmender Speicherkapazit\u00e4ten die Testzeiten pro Chip zunehmen. H\u00f6here Testzeiten bedeuten h\u00f6here Preise der Chips bzw. der digitalen Schaltungen. Zur Kostenreduktion m\u00fcssen daher die Testzeiten reduziert werden. Ein bereits bekannter Ansatz ist der Einsatz von parallelen Registern. In digitalen Schaltungen, insbesondere in digitalen Speicherschaltungen, sind interne Register zur Speicherung von Topologien implementiert. Es sind unterschiedliche Topologien erforderlich, um die Worst-Case-Bedingungen in einem Speicherzellenfeld zu realisieren. Diese werden in den Registern gespeichert, um in einem nachfolgenden Test verwendet zu werden.
    \nWenn man zwischen unterschiedlichen Topologien wechseln will, gibt es laut dem Klagepatent im Prinzip zwei M\u00f6glichkeiten:
    \n1.
    \nWiederholtes \u00dcberschreiben eines Registers \u00fcber einen Testmodus nach einem Testen von Speichereinheiten in der digitalen Schaltung,
    \noder
    \n2.
    \nUmschalten zwischen unterschiedlichen Registern, die entsprechend unterschiedliche Topologien enthalten.
    \nAn dem ersten Verfahren kritisiert das Klagepatent, dass ein Umladen des gesamten Registerinhalts erforderlich ist, so dass ein Testmusterablauf jeweils w\u00e4hrend der Umladezeit unterbrochen wird. An dem zweiten Verfahren kritisiert das Klagepatent, dass die digitale Schaltungseinheit zus\u00e4tzliche Anschlussstifte zur Adressierung der jeweiligen Register aufweisen muss.
    \nAusgehend von dem zweiten Verfahren w\u00fcrdigt das Klagepatent weiteren Stand der Technik, in dem herk\u00f6mmliche Testvorrichtungen zwei Register aufweisen, welche \u00fcber eine externe Anschlusseinheit f\u00fcr ein Taktsignal ansprechbar sind. Hier sieht es das Klagepatent als nachteilig an, dass die Testvorrichtung auf die zwei Register beschr\u00e4nkt ist, weil zum Ansprechen weiterer Register zus\u00e4tzliche externe Anschlusseinheiten erforderlich w\u00e4ren. Die Anzahl an externen Anschlusseinheiten kann wegen hardwareseitigen Beschr\u00e4nkungen nicht beliebig erh\u00f6ht werden. Laut dem Klagepatent ist es nicht w\u00fcnschenswert, die Anzahl externer Anschlusseinheiten zum Zwecke eines Umschaltens von Registern zu erh\u00f6hen. Vielmehr sollen m\u00f6glichst wenige externe Schaltungseinheiten bereitgestellt werden, um aufgrund einer geringeren Anzahl ben\u00f6tigter externer Pins (Anschlusseinheiten) eine erh\u00f6hte Parallelit\u00e4t bereitzustellen und auf diese Weise Testkosten zu sparen.
    \nBisher ist es nur m\u00f6glich \u2013 so das Klagepatent \u2013 zwei Register mit einer externen Anschlusseinheit anzusteuern.<\/li>\n
  41. Vor diesem Hintergrund stellt sich das Klagpatent die (Teil-)Aufgabe, ein Verfahren,
    \n– bei dem mehrere Testmuster in mehreren Registern der digitalen Schaltung gespeichert werden,
    \n– bei dem mindestens ein Register mittels eines Aktivierungssignals ausgew\u00e4hlt wird und
    \n– bei dem die zu testende Speichereinheit mittels des in dem mindestens einen aktivierten Register gespeicherten Testmusters getestet wird,
    \nderart weiterzubilden, dass mehr als zwei interne Register ansteuerbar sind, ohne die Anzahl externer Anschlusseinheiten erh\u00f6hen zu m\u00fcssen.<\/li>\n
  42. Als weitere (Teil-)Aufgabe formuliert das Klagepatent die Bereitstellung einer digitalen Speicherschaltung, deren Speichereinheiten mit einer Vielzahl von in Registern der Speicherschaltung vorhandenen Testmustern testbar sind, ohne dass es erforderlich wird, hierzu eine gr\u00f6\u00dfere Anzahl von externen Anschl\u00fcssen der digitalen Speicherschaltung vorzusehen oder ein oder mehrere Register der Speicherschaltung beim Wechsel eines Testmusters mit einem neuen Testmuster zu \u00fcberschreiben.<\/li>\n
  43. Anspruch 1 ist auf das Verfahren gerichtet und sieht folgende Schritte vor:<\/li>\n
  44. 1.
    \nVerfahren zum Testen mindestens einer Speichereinheit einer digitalen Speicherschaltung auszuf\u00fchren, wobei das Verfahren zumindest die folgenden Schritte umfasst:<\/li>\n
  45. 1.1
    \na) Speichern von mehreren Testmustern in Registern einer Anzahl von mehreren Registern (102a, 102b, 102c, 102d) in einer digitalen Speicherschaltung;<\/li>\n
  46. 1.2
    \nAusw\u00e4hlen mindestens eines zu aktivierenden Registers (102a, 102b, 102c, 102d) aus der Anzahl von Registern der digitalen Speicherschaltung.<\/li>\n
  47. 1.2.1
    \nDas Ausw\u00e4hlen des Registers wird mit Hilfe einer Auswahleinheit (105) durchgef\u00fchrt wird, welche eine logische Verkn\u00fcpfungseinheit (110) zur logischen Verkn\u00fcpfung von mindestens zwei zugef\u00fchrten Adressierungssignalen (CSLO, CSL1) umfasst, und
    \n1.2.2
    \nzum Ausw\u00e4hlen des Registers (102a, 102b, 102c, 102d) mittels der logischen Verkn\u00fcpfungseinheit (110) werden mindestens zwei Adressierungssignale (CSLO, CSL1) miteinander verkn\u00fcpft, die der logischen Verkn\u00fcpfungseinheit (110) \u00fcber mit vorhandenen externen Anschlusseinheiten der digitalen Speicherschaltung verbundene Adressierungsleitungen (107S) zugef\u00fchrt werden,
    \n1.2.3
    \nwelche in der digitalen Speicherschaltung zur Adressierung der mindestens einen Speichereinheit vorhanden sind, und
    \n1.3
    \nTesten der mindestens einen Speichereinheit mittels des in dem ausgew\u00e4hlten Register (102a, 102b, 102c, 102d) gespeicherten Testmusters.<\/li>\n
  48. Der Kern der Erfindung liegt darin, sich f\u00fcr das effiziente Testen des Speichers der bereits in der digitalen Schaltung vorhandenen Anschlusseinheiten zu bedienen, die f\u00fcr die Spalten- und\/oder Zeilen-Adressierungsleitungen der digitalen Schaltung verwendet werden. \u00dcber diese Adressierungsleitungen k\u00f6nnen wiederum die Register der Speicherschaltung aktiviert und angesprochen werden.<\/li>\n
  49. II.
    \nAngesichts des Streits der Parteien bed\u00fcrfen die Begriffe der Speichereinheit und der Speicherschaltung (dazu unter 1.) sowie die Reihenfolge der Verfahrensschritte (dazu unter 2.) der Auslegung.<\/li>\n
  50. 1)
    \nGesch\u00fctzt ist ein Verfahren zum Testen einer Speichereinheit einer digitalen Speicherschaltung (Merkmal 1). Auch wenn es sich bei dem Merkmal hierbei zun\u00e4chst um eine reine Zweckangabe handelt, greift der Anspruch die Begriffe im Rahmen der einzelnen Verfahrensschritte wieder auf. So hei\u00dft es im letzten Verfahrensschritt c), dass mindestens eine Speichereinheit getestet wird (Merkmal 1.3) und in den vorherigen Verfahrensschritten a) und b) das Speichern in den Registern und das Ausw\u00e4hlen eines zu aktivierenden Registers in einer digitalen Speicherschaltung erfolgt (Merkmale, 1.1, 1.2.).<\/li>\n
  51. Das Klagepatent unterscheidet diese beiden Begrifflichkeiten. Unter einer digitalen Speicherschaltung versteht es den Speicherchip (DRAM-Chip) im Ganzen (Absatz [0003] des Klagepatentes; nachfolgend sind Abs\u00e4tze ohne n\u00e4here Angaben solche des Klagepatents). Bestandteile der digitalen Speicherschaltung sind sowohl die Speichereinheit als auch die Register, die Auswahleinheit, die Anschlusseinheiten sowie die logische Verkn\u00fcpfungseinheit. Bei der Speichereinheit handelt es sich um die Speicherzellen (also den DRAM-Kern) als solche, die getestet werden sollen. Das klagepatentgem\u00e4\u00dfe Verfahren besch\u00e4ftigt sich mit dem Testen der Speichereinheit einer Speicherschaltung, dessen Optimierung aufgrund der st\u00e4ndig zunehmenden Speicherkapazit\u00e4ten notwendig ist (vgl. Absatz [0003]). Dabei geht es um Qualit\u00e4tssicherung, die die Durchf\u00fchrung komplexer Test- und Simulationsabl\u00e4ufe erfordert, um \u201eWorst-Case-Bedingungen\u201c in einem Speicherzellenfeld zu realisieren (vgl. Absatz [0004]. Der Test wird durchgef\u00fchrt, um zu ermitteln, ob der Speicher in seiner gesamten Breite funktioniert, um einen Defekt einzelner Speicherzellen ausschlie\u00dfen zu k\u00f6nnen. Das Klagepatent will in Abgrenzung zum Stand der Technik mit seinem Verfahren ein Testen von Speichereinheiten in einer effizienten Weise erm\u00f6glichen (Absatz [0007]). Dem Klagepatent geht es dabei nicht um den Test irgendeines Elementes mit Speicherfunktion, sondern konkret um den Test der Speichereinheit der digitalen Speicherschaltung. Dies findet sich sowohl im Anspruch (Merkmale 1, 1.3) als auch in der Beschreibung wieder (vgl. Abs\u00e4tze [0002], [0010], [0011], [0014], [0016], [0017]).<\/li>\n
  52. Das Testen (Merkmal 1.3) vollzieht sich dergestalt, dass das in dem ausgew\u00e4hlten Register gespeicherte Testmuster in die mindestens eine Speichereinheit hineingeschrieben wird. Im Anschluss wird das Muster wieder ausgelesen und verglichen, ob das ausgelesene Muster mit dem hineingeschriebenen Muster identisch ist.<\/li>\n
  53. \n2)
    \nDas Klagepatent sieht eine bindende Reihenfolge zwischen den Verfahrensschritten vor. Insofern sind die Testmuster zun\u00e4chst in Registern der digitalen Speicherschaltung zu speichern (Verfahrensschritt a), Merkmal 1.1) und danach wird eines dieser Register, die bereits Testmuster enthalten, ausgew\u00e4hlt (Verfahrensschritt b), Merkmal 1.2).
    \nPatentanspr\u00fcche, die ein Verfahren betreffen, sind grunds\u00e4tzlich dahin auszulegen, dass die Verfahrensschritte in der angegebenen Reihenfolge zu absolvieren sind. Dieser Grundsatz erf\u00e4hrt jedenfalls dann eine Ausnahme, wenn sich aus dem bei der Auslegung heranzuziehenden weiteren Inhalt der Patentschrift hinreichende Anhaltspunkte f\u00fcr ein abweichendes Verst\u00e4ndnis ergeben (vgl. BGH, Urteil v. 14.10.2014, X ZR 35\/11 \u2013 Zugriffsrechte). Letzteres ist hier nicht ersichtlich.
    \nDer Anspruch nennt zun\u00e4chst den Speicherschritt und danach den Auswahlschritt. Er gibt damit die Reihenfolge vor.
    \nEs gibt ansonsten keine Anhaltspunkte in der Klagepatentschrift, dass hiervon abgewichen werden soll. Vielmehr geht auch die Beschreibung regelm\u00e4\u00dfig davon aus, dass sich der Auswahlschritt immer auf ein Register bezieht, in dem bereits ein Testmuster gespeichert ist. So ergibt sich aus Absatz [0014], dass mehrere Register heranzuziehen sind, welche verschiedene Test-Topologien bzw. Testmuster enthalten (sic!). Absatz [0016] nennt als ersten Schritt unter a) Speichern von Testmustern in mehreren Registern der digitalen Schaltung und sodann als Schritt b) Ausw\u00e4hlen mindestens eines zu aktivierenden Registers. Laut dem Ausf\u00fchrungsbeispiel in Absatz [0035] sind in den Registern die Testmuster gespeichert, die in dem Register vor dem entsprechenden Testablauf abgelegt wurden. Auch aus Unteranspruch 7 folgt nichts anderes. Dem Anspruch l\u00e4sst sich zum Inhalt der Testmuster und zur Abfolge der anzusprechenden Register etwas entnehmen, er sagt aber nichts dar\u00fcber aus, ob die Testmuster erst nach dem Auswahlschritt in den Registern gespeichert werden k\u00f6nnen. Dagegen spricht der Umstand, dass ein Testmodus so aufgebaut sein kann, dass die Abfolge der anzusprechenden Register festgelegt werden kann, wobei die Register unterschiedliche Test-Topologien \u201eaufweisen\u201c. Daraus folgt vielmehr, dass die Test-Topologien bereits in den Registern enthalten sind.
    \nInsofern ergibt sich gerade nicht aus dem Anspruch, dass die Auswahl des Registers auch den Fall der Auswahl des Registers zum Zwecke des Speicherns eines Testmusters meine.<\/li>\n
  54. Das Ausw\u00e4hlen der Register wird mittels einer logischen Verkn\u00fcpfungseinheit zur logischen Verkn\u00fcpfung von mindestens zwei zugef\u00fchrten Adressierungssignalen bewerkstelligt (Merkmal 1.2.1). Die Adressierungssignale dienen aber gerade der Aktivierung der Register, um den Testvorgang einzuleiten. Dies ergibt sich aus Absatz [0018] der Klagepatentschrift, wonach der Auswahleinheit das Aktivierungssignal \u00fcber bereits vorhandene Adressierungsleitungen zugef\u00fchrt wird, \u201ed.h. in Form von Adressierungssignalen zum Ausw\u00e4hlen bzw. Ansteuern des mindestens einen zu aktivierenden Registers.\u201c Die Aktivierung in Form der Auswahl und Adressierung der Registers setzt dann aber zwingend voraus, dass die Testmuster zuvor in den Registern gespeichert wurden.<\/li>\n
  55. Mit der patentgem\u00e4\u00dfen L\u00f6sung soll auch kein wiederholtes \u00dcberschreiben eines Registers \u00fcber einen Testmodus vermieden werden, was zur Folge h\u00e4tte, dass der Auswahlschritt auch vor dem Speicherschritt liegen k\u00f6nnte. Denn das Problem, dass bei einem einzigen Register das Testmuster wiederholt \u00fcberschrieben werden muss (Abs. [0005] und [0006]), wird bereits dadurch gel\u00f6st, dass mehrere Register vorgesehen sind, zwischen denen umgeschaltet werden kann (vgl. Abs. [0005] und [0006]). Erst durch die Verwendung von mehr als zwei Register entsteht das technische Problem, dass eine h\u00f6here Anzahl an Registern regelm\u00e4\u00dfig mit einer h\u00f6heren Anzahl von Anschlussstiften einhergeht (Abs. [0006] bis [0010]). Diesem Problem widmet sich das Klagepatent und l\u00f6st es dadurch, dass gem\u00e4\u00df Merkmalsgruppe 1.2 f\u00fcr die Auswahl des Registers mehrere Adressierungssignale verkn\u00fcpft werden, so dass es weniger Anschlussstifte bedarf. Auf ein wiederholtes \u00dcberschreiben eines Registers und die Adressierung zwecks Speicherung von Testmustern kommt es in diesem Zusammenhang nicht an.<\/li>\n
  56. \nIII.
    \nAngesichts der obigen Auslegung machen die Standards von der Lehre des Klagepatents keinen Gebrauch. Die Merkmale 1 und 1.3 werden ebenso wenig verwirklicht wie die Durchf\u00fchrung der Verfahrensschritte a) und b) in der laut den Merkmalen 1.1 und 1.2 vorgegebenen Reihenfolge.<\/li>\n
  57. 1)
    \nUnstreitig erfolgt nach den Standards das streitgegenst\u00e4ndliche Testverfahren mithilfe der Register des FIFO-Speichers ohne R\u00fcckgriff auf Daten aus dem DRAM Core, also der Speichereinheit. Weder der LDFF-Befehl noch der RDTR-Befehl greifen auf den DRAM Core zu. Der DRAM-Core stellt aber die Speichereinheit mit dem Speicherzellenfeld dar, die laut Klagepatent zu testen ist. In dem herangezogenen Teil der Standards geht es um ein Read-Training des Memory Controllers der ein bevorzugtes Timing in Bezug auf das Datenauge erreichen soll. Die Schnittstelle von GPU und DRAM soll damit eingestellt bzw. synchronisiert werden. Sofern die Kl\u00e4gern in der m\u00fcndlichen Verhandlungen meinte, dass die lange Strecke der weit auseinanderliegenden Leitungen der GPU und des RAM getestet werden soll und es sich hierbei um einen mittelbaren Test des DRAM-Cores handele, gen\u00fcgt dies gerade nicht, um die Lehre des Klagepatents zu verwirklichen. Wie die Kl\u00e4gerin n\u00e4mlich selbst zu Recht in der m\u00fcndlichen Verhandlung festgestellt hat, wird die letzte Stufe weggelassen. Das Klagepatent besch\u00e4ftigt sich aber genau damit in Verfahrensschritt c): Der DRAM-Core soll getestet werden, nicht die Leitungen, die ihn mit der GPU verbinden.<\/li>\n
  58. 2)
    \nDie Standards zeigen nicht die beanspruchte Reihenfolge der Merkmale 1.1 und 1.2. Die Testmuster werden \u00fcber die LDFF-Befehle in die Matrix-Register eingespeichert bzw. die Spalte wird gleichzeitig mit Daten gef\u00fcllt und ausgew\u00e4hlt. Damit erfolgen die Schritte des Speicherns und Ausw\u00e4hlens nicht nacheinander, sondern die beiden Schritte fallen zusammen. Dies ist \u2013 wie gesehen \u2013 gerade nicht vom Anspruch des Klagepatents vorgesehen.<\/li>\n
  59. \nB.
    \nEine \u00e4quivalente Verletzung des Klagepatents kann die Kammer ebenfalls nicht feststellen.
    \nSelbst unterstellt der Zusatz zum Verfahrensschritt b) stellte eine abgewandeltes Austauschmittel dar, das zum Verfahrensschritt b)\/Merkmal 1.2 \u00e4quivalent sei, verwirklichen die Standards immer noch nicht die Merkmale 1 und 1.3. Dar\u00fcber hinaus fehlt es hier an der Voraussetzung der Gleichwertigkeit, da ein Ausw\u00e4hlen zwecks Speichern eines Testmusters und\/oder Testen der Speicher keine gleichwertige L\u00f6sung darstellt. Der Anspruch sieht explizit eine Reihenfolge vor. Das vermeintliche Austauschmittel steht damit in Widerspruch zu der Reihenfolge, die durch Verfahrensschritt a) in Merkmal 1.1. vorgegeben wird.<\/li>\n
  60. \nC.<\/li>\n
  61. Dem Antrag auf Schriftsatznachlass der Beklagten aus der m\u00fcndlichen Verhandlung war mangels Entscheidungserheblichkeit nicht zu entsprechen.<\/li>\n
  62. Die Kostenentscheidung richtet sich nach \u00a7 91 Abs. 1 ZPO. Die Entscheidung \u00fcber die vorl\u00e4ufige Vollstreckbarkeit folgt aus \u00a7 709 ZPO.<\/li>\n
  63. Der Streitwert wird auf X festgesetzt.<\/li>\n<\/ol>\n","protected":false},"excerpt":{"rendered":"

    D\u00fcsseldorfer Entscheidungsnummer: 2918 Landgericht D\u00fcsseldorf Urteil vom 28. M\u00e4rz 2019, Az. 4b O 116\/17<\/p>\n","protected":false},"author":23,"featured_media":0,"comment_status":"open","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[93,2],"tags":[],"class_list":["post-8171","post","type-post","status-publish","format-standard","hentry","category-93","category-lg-duesseldorf"],"acf":[],"_links":{"self":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8171","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/users\/23"}],"replies":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=8171"}],"version-history":[{"count":1,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8171\/revisions"}],"predecessor-version":[{"id":8172,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/8171\/revisions\/8172"}],"wp:attachment":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=8171"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=8171"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=8171"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}