{"id":655,"date":"2010-09-14T17:00:05","date_gmt":"2010-09-14T17:00:05","guid":{"rendered":"https:\/\/www3.hhu.de\/duesseldorfer-archiv\/?p=655"},"modified":"2016-05-19T13:19:06","modified_gmt":"2016-05-19T13:19:06","slug":"4a-o-29508-interfaceschaltung","status":"publish","type":"post","link":"https:\/\/d-prax.de\/?p=655","title":{"rendered":"4a O 295\/08 – Interfaceschaltung"},"content":{"rendered":"
\n
\n
\n
D\u00fcsseldorfer Entscheidung Nr.: 1484<\/strong><\/div>\n<\/div>\n<\/div>\n<\/div>\n

Landgericht D\u00fcsseldorf
\nUrteil vom 14. September 2010, Az. 4a O 295\/08<\/p>\n

Rechtsmittelinstanz: 15 U 2\/14<\/a><\/p>\n

<\/p>\n

Die Klage wird abgewiesen.<\/p>\n

Die Kosten des Rechtsstreits tr\u00e4gt die Kl\u00e4gerin.<\/p>\n

Das Urteil ist vorl\u00e4ufig vollstreckbar gegen Sicherheitsleistung in H\u00f6he von 110% des jeweils zu vollstreckenden Betrages. Die Sicherheitsleistung kann auch durch eine unwiderrufliche, unbedingte, unbefristete und selbstschuldnerische B\u00fcrgschaft einer in der Europ\u00e4ischen Union als Zoll- oder Steuerb\u00fcrgin anerkannten Bank oder Sparkasse erbracht werden.<\/p>\n

Tatbestand<\/p>\n

Die Kl\u00e4gerin nimmt die Beklagte wegen Verletzung des deutschen Patents 196 30 XXX B4 (Klagepatent) auf Feststellung der Schadensersatzpflicht und Auskunft und Rechnungslegung in Anspruch. Das Klagepatent wurde am 29.07.1996 vom Erfinder A angemeldet. Die Offenlegung der Anmeldung erfolgte am 12.02.1998, der Hinweis auf die Patenterteilung wurde am 24.06.2004 ver\u00f6ffentlicht. Das Patent steht in Kraft.<\/p>\n

Am 10.03.2008 unterzeichnete B eine Abtretungserkl\u00e4rung und Prozessf\u00fchrungserm\u00e4chtigung, mit der er unter anderem die Abtretung der sich aus unerlaubten Benutzungshandlungen ergebenden Anspr\u00fcche auf Auskunft, Rechnungslegung, Vernichtung, Schadensersatz und Entsch\u00e4digung an die Kl\u00e4gerin, vertreten durch die C, D, E, diese wiederum vertreten durch den Generalbevollm\u00e4chtigten Michael F, erkl\u00e4rte. Die Erkl\u00e4rung wurde ebenfalls von Herrn F unterzeichnet. Bereits am 07.03.2008 wurden die Klageschutzrechte vom damaligen Patentinhaber Herrn B auf die Kl\u00e4gerin \u00fcbertragen. Seit dem 28.08.2008 ist die Kl\u00e4gerin als Patentinhaber im Patent- und Gebrauchsmusterregister eingetragen.<\/p>\n

Das Klagepatent bezieht sich auf eine Interfaceschaltung zur Realisierung eines S\/T-Schnittstelle nach Spezifikation ITU I.430. Der von der Kl\u00e4gerin geltend gemachte Klagepatentanspruch 1 lautet wie folgt.<\/p>\n

Interfaceschaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses
\ndadurch gekennzeichnet, dass eine rein digitale integrierte Schaltung mit externer Beschaltung, bestehend aus einer Empfangs- und einer Sendeschaltung, verwendet wird und dass bei der Empfangsschaltung zwei digitale Eingangsbuffer der rein digitalen integrierten Schaltung f\u00fcr die Signale verwendet werden und zur Unterdr\u00fcckung von Gleichtaktsignalen die Mittelanzapfung (1) des Empfangstrafos (2) der Empfangsschaltung wechselspannungsm\u00e4\u00dfig auf Masse gezogen wird.<\/p>\n

Wegen des Wortlauts des in Form eines \u201einsbesondere\u201c-Antrags geltend gemachten Unteranspruchs 2 wird auf die Klagepatentschrift Bezug genommen (Anlage K 2.4)<\/p>\n

Nachfolgend wird in leicht verkleinerter Form ein aus der Klagepatentschrift stammendes Schema einer erfindungsgem\u00e4\u00dfen Schaltung gezeigt.<\/p>\n

Die Beklagte stellt her und vertreibt in der Bundesrepublik Deutschland unter anderem Vorrichtungen zur Daten\u00fcbertragung. Dazu geh\u00f6ren die Ger\u00e4teserien G, H, G Fon, I und OEM-Versionen f\u00fcr Kunden wie J AG, K AG oder die L AG, deren Ger\u00e4te in einer Vielzahl verschiedener, aber technisch weitgehend identischer Versionen vermarktet werden (angegriffene Ausf\u00fchrungsformen). Zu diesen Ger\u00e4ten geh\u00f6ren auch das G Fon WLAN 7XXX und das G Fon WLAN 7XXX. Der Stromlaufplan wurde von der Kl\u00e4gerin anhand des G Fon WLAN 7XXX entsprechend der nachstehenden Abbildung extrahiert.
\nWeiterhin wird in dem G Fon WLAN 7XXX f\u00fcr die Empfangsschaltung eine vom Ger\u00e4tehersteller \u2013 also der Beklagten \u2013 programmierbare integrierte Schaltung (\u201eField Programmable Gate Array\u201c, kurz: FPGA) der \u201eM\u201c-Familie des Herstellers N verwendet. Ein vereinfachtes Diagramm der Verschaltung der im M-FPGA verwendeten \u201eInput\/Output-Blocks\u201c (IOB) ist nachfolgend in verkleinerter Form abgebildet. Dabei wurden von der Kl\u00e4gerin die drei verf\u00fcgbaren Buffer des IOB farbig eingekreist.<\/p>\n

Die Kl\u00e4gerin ist der Ansicht, die angegriffenen Ausf\u00fchrungsformen machten von der Lehre des Klagepatentanspruchs 1 wortsinngem\u00e4\u00df Gebrauch, insbesondere werde eine rein digitale integrierte Schaltung mit zwei digitalen Eingangsbuffern verwendet. Ein rein digitaler IC unterscheide sich von analogen\/gemischten Schaltungen dadurch, dass die Eing\u00e4nge zwischen log 0 und log 1 umschalteten. Dabei w\u00fcrden die beiden Zust\u00e4nde 0 und 1 durch Schwellwerte von einander getrennt. Dass daf\u00fcr kein Differenzverst\u00e4rker notwendig sei, werde erst durch die Mittelanzapfung erm\u00f6glicht, weil dadurch allein gegenphasige Signale zur Verf\u00fcgung st\u00fcnden. Der von der Beklagten verwendete M-FPGA sei bereits begrifflich ein rein digital integrierter IC im Unterschied zu einem \u201eField Programmable Analog Array\u201c (FPAA), der analoge Funktionselemente aufweise.<\/p>\n

Die Kl\u00e4gerin beantragt,<\/p>\n

I. festzustellen, dass die Beklagte verpflichtet ist,<\/p>\n

der Kl\u00e4gerin allen Schaden zu ersetzen, der dem fr\u00fcheren Patentinhaber B im Zeitraum vom 01.01.2005 bis zum 07.03.2008 und der Kl\u00e4gerin als jetzigem Patentinhaber im Zeitraum seit dem 08.03.2008 dadurch entstanden ist oder entstehen wird,<\/p>\n

dass die Beklagte Vorrichtungen zur \u00dcbertragung von Daten, insbesondere die so genannte G und das so genannte H, in der Bundesrepublik Deutschland herstellt, anbietet, in Verkehr bringt oder gebraucht oder zu den genannten Zwecken einf\u00fchrt oder besitzt,<\/p>\n

die eine Interfaceschaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses aufweisen, wobei eine rein digitale integrierte Schaltung mit externer Beschaltung, bestehend aus einer Empfangs- und einer Sendeschaltung, verwendet wird und wobei bei der Empfangsschaltung zwei digitale Eingangsbuffer der rein digitalen integrierten Schaltung f\u00fcr die Signale verwendet werden und zur Unterdr\u00fcckung von Gleichtaktsignalen die Mittelanzapfung des Empfangstrafos der Empfangsschaltung wechselspannungsm\u00e4\u00dfig auf Masse gezogen wird;<\/p>\n

II. die Beklagte zu verurteilen,<\/p>\n

1. der Kl\u00e4gerin Auskunft zu erteilen, in welchem Umfang sie seit dem 01.01.2005 vorstehend zu Ziffer I. bezeichnete Vorrichtungen zur \u00dcbertragung von Daten hergestellt, angeboten, in Verkehr gebracht oder zu den genannten Zwecken eingef\u00fchrt hat;<\/p>\n

2. der Kl\u00e4gerin \u00fcber den Umfang der vorstehend zu Ziffer I. bezeichneten und seit dem 01.01.2005 begangenen Handlungen Rechnung zu legen und zwar unter Angabe<\/p>\n

a) der Herstellungsmengen und -zeiten;<\/p>\n

b) der Menge der erhaltenen oder bestellten Erzeugnisse, der Namen und Anschriften der Hersteller, Lieferanten und anderer Vorbesitzer sowie der bezahlten Preise;<\/p>\n

c) der einzelnen Lieferungen, aufgeschl\u00fcsselt nach Liefermengen, -zeiten und -preisen sowie Typenbezeichnungen und Namen und Anschriften der Abnehmer, einschlie\u00dflich der Verkaufsstellen, f\u00fcr welche die Erzeugnisse bestimmt waren;<\/p>\n

d) der einzelnen Angebote, aufgeschl\u00fcsselt nach Angebotsmengen, -zeiten und -preisen sowie Typenbezeichnungen und den Namen und Anschriften der Angebotsempf\u00e4nger;<\/p>\n

e) der betriebenen Werbung, aufgeschl\u00fcsselt nach Werbetr\u00e4gern, deren Auflagenh\u00f6he, Verbreitungszeitr\u00e4umen und Verbreitungsgebiet;<\/p>\n

f) der nach den einzelnen Kostenfaktoren aufgeschl\u00fcsselten Gestehungskosten und des erzielten Gewinns,<\/p>\n

wobei der Beklagten vorbehalten bleibt, die Namen und Anschriften der nicht gewerblichen Abnehmer und der Angebotsempf\u00e4nger statt der Kl\u00e4gerin einem von der Kl\u00e4gerin zu bezeichnenden, ihr gegen\u00fcber zur Verschwiegenheit verpflichteten, in der Bundesrepublik Deutschland ans\u00e4ssigen vereidigten Wirtschaftspr\u00fcfer mitzuteilen, sofern die Beklagte dessen Kosten tr\u00e4gt und den Wirtschaftspr\u00fcfer erm\u00e4chtigt und verpflichtet, der Kl\u00e4gerin auf konkrete Nachfrage Auskunft dar\u00fcber zu erteilen, ob ein bestimmter Abnehmer oder Angebotsempf\u00e4nger in der Rechnungslegung enthalten ist, und<\/p>\n

wobei die Beklagte zum Nachweis der Angaben zu b) und c) die entsprechenden Einkaufs- und Verkaufsbelege (Rechnungen oder Lieferscheine) in Kopie vorzulegen hat, wobei geheimhaltungsbed\u00fcrftige Details au\u00dferhalb der rechnungslegungspflichtigen Daten geschw\u00e4rzt werden d\u00fcrfen.<\/p>\n

Die Beklagte beantragt,<\/p>\n

die Klage abzuweisen.<\/p>\n

Die Beklagte ist der Ansicht, dass die Klage bereits unzul\u00e4ssig sei, weil die Kl\u00e4gerin keinen Inlandsvertreter bestellt habe. Im \u00dcbrigen werde das Klagepatent durch die angegriffene Ausf\u00fchrungsform nicht wortsinngem\u00e4\u00df verletzt. Der von der Kl\u00e4gerin extrahierte Stromlaufplan sei l\u00fcckenhaft und interpretiere die Funktionen einiger Baugruppen falsch. Schematisch k\u00f6nne die S0-Empfangsschaltung des G Fon WLAN 7XXX wie folgt auszugsweise wiedergegeben werden:<\/p>\n

Die Beklagte behauptet, der FPGA der M-Familie sei keine rein digitale integrierte Schaltung, sondern lasse eine Mixed-Mode- oder Mixed-Signal-Konfiguration unter Verwendung von Digital\/Analog-Wandlern, Analog\/Digital-Wandlern und analoger, differentieller Eing\u00e4nge zu. Sie \u2013 die Beklagte \u2013 habe die Empfangsseite der Schnittstelle auch in dieser Hinsicht konfiguriert und verwende den \u201eLow-Voltage Differential Signaling\u201c-Standard (LVDS). Eine LVDS-Zelle sei aber kein digitaler Eingangsbuffer im Sinne des Klagepatents. Sie verf\u00fcge vielmehr \u00fcber zwei analoge Eing\u00e4nge (Pins) f\u00fcr Signalspannungen. Die Differenz der anliegenden (analogen) Spannung werde mittels eines differentiell arbeitenden Verst\u00e4rkers verst\u00e4rkt. Die verst\u00e4rkte (analoge) Differenzspannung werde an einen Komparator weitergegeben, der sie mit einer Referenzspannung vergleiche und ein digitales Signal ausgebe. W\u00e4hrend ein digitaler Eingangsbuffer im Sinne des Klagepatentanspruchs einen Eingang aufweise, der die bin\u00e4ren Werte direkt erfassen k\u00f6nne und zwischen logischer 1 und 0 umschalte, habe eine differenziell arbeitende LVDS-Zelle zwei differenzielle Eing\u00e4nge f\u00fcr analoge Eingangssignale, die bis zur Ausgabe eines digitalen Signals analog weiterverarbeitet werden m\u00fcssten. Jede der beiden im FPGA der angegriffenen Ausf\u00fchrungsform verwendeten LVDS-Zellen diene der Verarbeitung einer der beiden Signalspannungen, die \u2013 je nach Polarit\u00e4t \u2013 wechselnd an einem der Eing\u00e4nge Lpos oder Lneg anl\u00e4gen. Weiterhin liege an beiden Eing\u00e4ngen der zwei LVDS-Zellen dauerhaft eine leicht unsymmetrische Vorspannung (Gleichstrom von ca. 1,2 V) an, die jeweils die an einem der beiden Eing\u00e4nge anliegende Signalspannung \u00fcberlagere. Die Differenz der an den beiden Eing\u00e4ngen einer LVDS-Zelle anliegenden Spannung werde verst\u00e4rkt und anschlie\u00dfend in einer Komparatoreinheit digitalisiert, indem sie mit einem internen Referenzwert abgeglichen werde.<\/p>\n

Die Kl\u00e4gerin hat die Verwendung eines LVDS-Buffers in den angegriffenen Ausf\u00fchrungsformen mit Nichtwissen bestritten. Sie tr\u00e4gt vor, soweit die Beklagte behaupte, der von ihr konfigurierte M-FPGA verwende einen differenziellen Eingangsbuffer mit einer Referenzspannung, sei dies unzutreffend, weil ausweislich des zugeh\u00f6rigen Datenblatts kein differenzieller Eingangsbuffer des M-FPGA eine Referenzspannung (\u201eVREF\u201c) erfordere. Abgesehen davon stelle auch ein differenzieller Eingangsbuffer einen digitalen Buffer im Sinne des Klagepatents dar, weil er lediglich die beiden anliegenden Spannungen vergleiche und in Abh\u00e4ngigkeit davon, ob die eine oder andere Spannung h\u00f6her sei, eine logische 1 oder 0 ausgebe. Analoge Spannungen, die der Differenz der Eingangsspannungen entspr\u00e4chen, tr\u00e4ten nicht auf. Selbst wenn man von der Verwendung von LVDS-Buffern in den angegriffenen Ausf\u00fchrungsformen ausginge, handelte es sich um erfindungsgem\u00e4\u00dfe digitale Eingangsbuffer, weil jeweils einer der Eing\u00e4nge der angeblichen LVDS-Buffer ausweislich des vorgelegten Schaltschemas auf einer Festspannung von 1,2 V liege und der Buffer lediglich unterscheide, ob die Spannung an dem einen oder dem anderen Eingang des Buffers h\u00f6her sei. Das sei genau die Funktion eines einfachen digitalen Eingangsbuffers, der die am Eingang anliegende Spannung mit einem Schwellwert vergleiche. Im \u00dcbrigen sei ein digitaler Buffer nicht durch seine Eing\u00e4nge, sondern durch die digitale Information an seinem (zum Chip hin orientierten) Ausgang charakterisiert. Daf\u00fcr sei auch bei digitalen Eingangsbuffern eine Verst\u00e4rkung des Eingangssignals mit einer Begrenzung des Ausgangssignals auf \u201e0\u201c oder \u201e1\u201c erforderlich. Genau so arbeite ein LVDS-Buffer.<\/p>\n

Urspr\u00fcnglich hatte die Kl\u00e4gerin auch einen Antrag auf Feststellung der Verpflichtung der Beklagten zur Zahlung einer angemessenen Entsch\u00e4digung angek\u00fcndigt, den sie aber im fr\u00fchen ersten Termin zur\u00fcckgenommen hat.<\/p>\n

Entscheidungsgr\u00fcnde<\/p>\n

Die Klage ist teilweise unzul\u00e4ssig und im \u00dcbrigen unbegr\u00fcndet.<\/p>\n

A
\nDie Klage ist unzul\u00e4ssig, soweit die Kl\u00e4gerin als Schutzrechtsinhaber aus eigenem Recht f\u00fcr den Zeitraum seit dem 08.03.2008 Rechte aus dem Klagepatent geltend macht, weil sie entgegen \u00a7 25 Abs. 1 PatG keinen Inlandsvertreter bestellt hat. Die Kl\u00e4gerin hat in der Bundesrepublik Deutschland weder Wohnsitz, Sitz noch Niederlassung im Sinne der vorgenannten Regelungen, da es sich bei ihr um eine in England ans\u00e4ssige Private Limited Company handelt, deren Directors in D beziehungsweise \u00d6sterreich ans\u00e4ssig sind. Dass sich der Sitz der Kl\u00e4gerin in der Bundesrepublik Deutschland befindet, ist nicht dargelegt. In einem solchen Fall kann die Beklagte gem\u00e4\u00df \u00a7 25 Abs. 1 PatG Rechte aus dem Patent nur geltend machen, wenn sie in der Bundesrepublik Deutschland einen Rechtsanwalt oder Patentanwalt als Vertreter bestellt hat, der zur Vertretung im Verfahren vor dem Patentamt, dem Patentgericht und in b\u00fcrgerlichen Rechtsstreitigkeiten, die das Patent betreffen, sowie zur Stellung von Strafantr\u00e4gen bevollm\u00e4chtigt ist. Bei den von der Kl\u00e4gerin f\u00fcr den Zeitraum seit dem 08.03.2008 geltend gemachten Anspr\u00fcchen auf Schadensersatz, Auskunft und Rechnungslegung handelt es sich um Rechte aus dem Patent im Sinne von \u00a7 25 Abs. 1 PatG (vgl. Benkard\/Sch\u00e4fers, PatG 10. Aufl.: \u00a7 25 PatG Rn 30; Schulte\/Rudloff-Sch\u00e4ffer, PatG 8. Aufl.: \u00a7 25 Rn 23). Gleichwohl ist die Bestellung eines Inlandsvertreters mit einer Vollmacht im Umfang des \u00a7 25 Abs. 1 PatG vorliegend unterblieben. Darauf hat die Beklagte schrifts\u00e4tzlich und auch in der m\u00fcndlichen Verhandlung hingewiesen, ohne dass sich die Kl\u00e4gerin dazu ge\u00e4u\u00dfert oder eine Schriftsatzfrist beantragt hat. Daher rechtfertigt der nicht nachgelassene Schriftsatz vom 31.08.2010 auch keine Wiederer\u00f6ffnung der m\u00fcndlichen Verhandlung. Mangels Bestellung eines Inlandsvertreters besteht ein Hindernis f\u00fcr den Fortgang des Verfahrens (BT-Drs. 14\/6203 zu Art. 7 Nr. 9). Die Klage ist insoweit unzul\u00e4ssig (Benkard\/Sch\u00e4fers, PatG 10. Aufl.: \u00a7 25 PatG Rn 30; Schulte\/Rudloff-Sch\u00e4ffer, PatG 8. Aufl.: \u00a7 25 Rn 54).<\/p>\n

Die Klage ist jedoch zul\u00e4ssig, soweit die Kl\u00e4gerin Schadensersatz und Auskunftsanspr\u00fcche f\u00fcr den Zeitraum bis zum 07.03.2008 aus abgetretenem Recht geltend macht. Denn nach dem Schutzzweck von \u00a7 25 Abs. 1 PatG wird lediglich dem Patentinhaber, gegebenenfalls noch den am Schutzrecht dinglich Berechtigten (vgl. Benkard\/Sch\u00e4fers, PatG 10. Aufl.: \u00a7 25 PatG Rn 3), die Verpflichtung zur Bestellung eines Inlandsvertreters auferlegt, nicht aber beliebigen Dritten, die Schadensersatz, Auskunft und Rechnungslegung aus abgetretenem Recht geltend machen. Sinn und Zweck der Regelung ist es, in Verfahren vor dem Deutschen Patent- und Markenamt, dem Bundespatentgericht sowie in zivilgerichtlichen Verfahren, die ein Patent betreffen, den Verkehr mit ausw\u00e4rtigen Beteiligten zu erleichtern; insbesondere sollen nur schwer durchzuf\u00fchrende Auslandszustellungen vermieden werden (BT-Drs. 14\/6203 zu Art. 7 Nr. 9). Dieses Schutzbed\u00fcrfnis besteht aber nicht, wenn ein Dritter aus abgetretenem Recht wie im vorliegenden Fall Anspr\u00fcche auf Schadensersatz, Auskunft und Rechnungslegung aus \u00a7\u00a7 139 Abs. 2, 140b PatG und \u00a7\u00a7 242, 259 BGB geltend macht. Denn durch die gem\u00e4\u00df \u00a7 143 Abs. 1 PatG begr\u00fcndete ausschlie\u00dfliche Zust\u00e4ndigkeit der Landgerichte f\u00fcr die Entscheidung \u00fcber diese Anspr\u00fcche und den dort herrschenden Anwaltszwang sind Auslandszustellungen regelm\u00e4\u00dfig nicht zu besorgen. Dagegen kann nicht mit Erfolg eingewandt werden, dass f\u00fcr Verfahren vor dem Patentamt und dem Patentgericht kein Anwaltszwang vorgesehen ist. Denn ein Dritter, dem vom Patentinhaber Anspr\u00fcche auf Schadensersatz, Auskunft und Rechnungslegung \u00fcbertragen wurden, kann bez\u00fcglich dieser Anspr\u00fcche und des zugrunde liegenden Patents grunds\u00e4tzlich nicht Beteiligter eines Verfahrens vor dem Patentamt oder dem Patentgericht sein, weil er nicht Patentinhaber ist. Es ist daher auch nicht einzusehen, warum jeder Dritte, dem Schadensersatzanspr\u00fcche aus einer Schutzrechtsverletzung abgetreten werden, gem\u00e4\u00df \u00a7 25 Abs. 1 PatG einen Inlandsvertreter bestellen muss, der zur Vertretung in solchen Verfahren bevollm\u00e4chtigt sein muss. Gleiches gilt f\u00fcr die Verpflichtung aus \u00a7 25 Abs. 4 PatG, die Beendigung und Bestellung eines neuen Vertreters gegen\u00fcber dem Patentamt oder dem Patentgericht anzuzeigen. Soweit damit sichergestellt werden soll, dass der ausw\u00e4rtige Beteiligte nicht durch die Beendigung der Bestellung des Vertreters willk\u00fcrlich den Verkehr mit ihm erschwert, wird dieser Schutzzweck im vorliegenden Fall durch \u00a7 87 ZPO erreicht, demzufolge die K\u00fcndigung der Prozessvollmacht gegen\u00fcber dem Prozessgegner erst durch die Anzeige der Bestellung eines anderen Anwalts rechtliche Wirksamkeit erlangt. Dass im vorliegenden Fall der Abtretungsempf\u00e4nger zugleich auch Schutzrechtsinhaber ist, f\u00fchrt zu keinem anderen Ergebnis, weil die Abtretung der vor dem 08.03.2008 entstandenen Anspr\u00fcche rechtlich unabh\u00e4ngig von der \u00dcbertragung der Klageschutzrechte am 07.03.2008 ist und daher zu keiner anderen rechtlichen Beurteilung f\u00fchren kann.<\/p>\n

B
\nIm \u00dcbrigen ist die Klage unbegr\u00fcndet.<\/p>\n

Die Kl\u00e4gerin hat gegen die Beklagte keine Anspr\u00fcche auf Zahlung von Schadensersatz, Auskunft und Rechnungslegung aus \u00a7\u00a7 139 Abs. 2, 140b Abs. 1 und 3 PatG, \u00a7\u00a7 242, 259 BGB. Die angegriffenen Ausf\u00fchrungsformen machen von der Lehre des Klagepatentanspruchs keinen Gebrauch.
\nI.
\nDas Klagepatent sch\u00fctzt im Patentanspruch 1 eine Interfaceschaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses.<\/p>\n

In der Klagepatentschrift wird dazu ausgef\u00fchrt, die S\/T Schnittstelle sei eine in der Spezifikation ITU I.430 beschriebene Schnittstelle f\u00fcr das ISDN. Die Schnittstelle erm\u00f6gliche einen ISDN-Basis-Zugang mit 2 x 64 kBit\/s und 1 x 16 kBit\/s (SB + D). F\u00fcr diese Schnittstellen w\u00fcrden integrierte Schaltungen (\u201eIC\u201c) verwendet, wobei alle bekannten Halbleiterhersteller, die ICs f\u00fcr diese Schnittstelle anb\u00f6ten, L\u00f6sungen mit gemischt analog\/digitaler Technologie verwendeten. Daher m\u00fcssten bei der Sendeschaltung Spannungen erzeugt werden, die nicht den \u00fcblichen Ausgangspegeln einer digitalen Schaltung entspr\u00e4chen. Bei der Empfangsschaltung sei es Stand der Technik, dass zumindest am Eingang ein Differenzverst\u00e4rker eingesetzt w\u00fcrde. In der Klagepatentschrift werden beispielhaft f\u00fcr diese L\u00f6sungen folgende Benutzerhandb\u00fccher angegeben: 1. Siemens AG, Bereich Halbleiter, 1992: ICs for Communications, ISDN Subscriber Access Controller ISAC-S, PEB 2085, User\u2019s Manual, Edition 2.92; 2. Siemens AG, Bereich Halbleiter, 1994: ICs for Communications, ISDN Subscriber Access Controller for Terminals ISAC-S TE, PSB 2186, User\u2019s Manual, Edition 10.94.<\/p>\n

Dem Klagepatent liegt vor diesem Hintergrund die Aufgabe (das technische Problem) zu Grunde, mit m\u00f6glichst geringem Kostenaufwand eine spezifikationsgem\u00e4\u00dfe S\/T-Schnittstelle zu realisieren.<\/p>\n

Dies soll durch den Klagepatentanspruch 1 erreicht werden, dessen Merkmale wie folgt gegliedert werden k\u00f6nnen:<\/p>\n

1. Die Interfaceschaltung ist geeignet zur Realisierung eines genormten ISDN-Basis-Anschlusses.
\n2. Es wird eine integrierte Schaltung verwendet.
\n2.1 Die integrierte Schaltung ist rein digital.
\n2.2 Die integrierte Schaltung wird extern beschaltet.
\n3. Die Interfaceschaltung besteht aus einer Empfangs- und einer Sendeschaltung.
\n4. Bei der Empfangsschaltung
\n4.1 werden zwei digitale Eingangsbuffer verwendet,
\n4.1.1 die Teil der rein digitalen integrierten Schaltung sind und
\n4.1.2 f\u00fcr die Signale verwendet werden,
\n4.2 wird die Mittelanzapfung (1) des Empfangstrafos (2) zur Unterdr\u00fcckung von Gleichtaktsignalen wechselspannungsm\u00e4\u00dfig auf Masse gezogen.<\/p>\n

Diese L\u00f6sung hat nach der Beschreibung des Klagepatents den Vorteil, dass die Realisierung rein digitaler integrierter Schaltungen einfacher als die von gemischt analog\/digitalen Schaltungen ist. Insbesondere seien FPGAs nicht gemischt analog\/digital erh\u00e4ltlich. Au\u00dferdem sei der Initialaufwand f\u00fcr ein Gate-Array geringer als f\u00fcr ein Cellbased- oder Mixed-Mode-Design, da nur wenige Halbleiter-Herstellungs-Masken kundenspezifisch erstellt werden m\u00fcssten. Durch die Erfindung k\u00f6nne mit geringem externen Bauteileaufwand eine spezifikationsgem\u00e4\u00dfe S\/T-Schnittstelle realisiert werden.<\/p>\n

II.
\nBei der im Merkmal 1 genannten Interface-Schaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses handelt es sich \u00fcblicherweise um die Schaltung f\u00fcr eine nach dem ISDN-Standard arbeitende S0- beziehungsweise S\/T-Schnittstelle f\u00fcr einen ISDN-Anschluss. W\u00e4hrend die an das ISDN-Netz angeschlossenen Ger\u00e4te wie zum Beispiel ISDN-Telefon oder NTBA mit digitalen Daten arbeiten, erfolgt die Daten\u00fcbertragung \u00fcber das Kabel mittels analoger Signale. Dies erfordert regelm\u00e4\u00dfig die Umwandlung bin\u00e4rer Daten in den durch verschiedene Spannungswerte charakterisierten modifizierten AMI-Code f\u00fcr die analoge Daten\u00fcbertragung und umgekehrt. Entsprechend muss die S0-Schnittstelle in der Lage sein, Bin\u00e4rdaten entsprechend dem AMI-Code als elektrische Spannung auszugeben (Sendeschaltung) und analoge Spannungswerte in Bin\u00e4rdaten umzuwandeln (Empfangsschaltung).<\/p>\n

Die Daten\u00fcbertragung erfolgt \u00fcber vieradrige Kabel, von denen zwei Adern dem Senden und zwei Adern dem Empfang von Signalen dienen. W\u00e4hrend im Stand der Technik ICs mit gemischt analog\/digitaler Technologie f\u00fcr die Empfangs- und\/oder Sendeschaltung verwendet wurden (vgl. Abs. [0002] der Anlage K 2.4), l\u00f6st das Klagepatent die damit verbundenen Nachteile dadurch, dass es stattdessen die Verwendung rein digitaler integrierter Schaltungen vorschl\u00e4gt, die extern beschaltet werden (Merkmalsgruppe 2). Analoge Schaltungselemente sollen demzufolge au\u00dferhalb des IC\u2019s angeordnet sein. Zu den im Stand der Technik verwendeten analogen Bauteilen geh\u00f6ren unter anderem Differenzverst\u00e4rker (vgl. Abs. [0008] der Anlage K 2.4). Diese sind in den aus dem Stand der Technik bekannten S0-Schnittstellen regelm\u00e4\u00dfig \u00fcber ihre beiden Eingangspins f\u00fcr analoge Signale mit einem Transformator verbunden (Abs. [0008] der Anlage K 2.4) und dienen dazu, die Differenz der an den beiden Eing\u00e4ngen anliegenden Eingangsspannungen zu verst\u00e4rken. Beispielsweise kann an den beiden Eing\u00e4ngen eines solchen Differenzverst\u00e4rkers ein (analoges) Arbeitssignal SA und ein Referenzsignal Sref anliegen. Als Ausgangssignal liefert der Differenzverst\u00e4rker ein Signal, dass der Differenz der beiden anliegenden Spannungen entspricht, allerdings um ein Vielfaches verst\u00e4rkt. \u00dcblicherweise wird dieses Ausgangssignal bei den aus dem Stand der Technik bekannten Interfaceschaltungen an einen Komparator \u00fcbergeben, der das Signal digitalisiert, also in Abh\u00e4ngigkeit von einer Referenzspannung einen Spannungswert erzeugt, der entweder einer logischen 0 oder einer logischen 1 entspricht.<\/p>\n

Eine rein digitale integrierte Schaltung ist nach der Beschreibung des Klagepatents dadurch charakterisiert, dass sie keine Differenzeing\u00e4nge aufweist (Abs. [0008] der Anlage K 2.4). Eine Differenzverst\u00e4rkung und die Ausgabe bin\u00e4rer Daten in Abh\u00e4ngigkeit von der durch den Differenzverst\u00e4rker ausgegebenen Differenzspannung findet in einer rein digitalen Schaltung nicht statt. Um gleichwohl eingehende Signale in bin\u00e4re Daten umwandeln zu k\u00f6nnen, ist im Klagepatentanspruch vorgesehen, dass die Mittelanzapfung des zur Empfangsschaltung geh\u00f6renden Transformators zur Unterdr\u00fcckung von Gleichtaktanteilen wechselspannungsm\u00e4\u00dfig auf Masse gezogen wird (Merkmal 4.2). Dies hat nach der Beschreibung des Klagepatents zur Folge, dass nur zwei gegenphasige Signale erzeugt werden, die keinen Gleichtaktanteil mehr haben (Abs. [0008] der Anlage K 2.4). Infolgedessen kommt es nicht mehr auf die Differenz zwischen zwei Spannungswerten an, sondern allein der Absolutwert der Eingangsspannung ist f\u00fcr die ausgegebenen Bin\u00e4rdaten entscheidend. Entsprechend wird auch in der Beschreibung des Klagepatents darauf hingewiesen, dass die Eing\u00e4nge einer rein digitalen integrierten Schaltung bei einer von der Versorgungsspannung und Herstelltoleranzen abh\u00e4ngigen Eingangsspannung zwischen logisch 0 und logisch 1 umschalten. Der Umschaltpunkt h\u00e4ngt lediglich vom Schwellwert ab. Bei Eingangsspannungen \u00fcber dem Schwellwert wird eine logische 1 ausgegeben, andernfalls eine logische 0 (Abs. [0009] der Anlage K 2.4).<\/p>\n

Die Bauteile, mit denen in Abh\u00e4ngigkeit von der Eingangsspannung die Umschaltung zwischen logischer 1 und logischer 0 erfolgt, sind die im Klagepatentanspruch genannten digitalen Eingangsbuffer, die Teil der rein digitalen integrierten Schaltung sind und f\u00fcr die Signale verwendet werden sollen (Merkmalsgruppe 4.1). Sie m\u00fcssen in der Lage sein, allein in Abh\u00e4ngigkeit vom Spannungswert des Eingangssignals eine logische 1 oder eine logische 0 auszugeben. Genau solche Buffer mit einem einzigen Signaleingang sind auch in der Figur 1 der Klagepatentschrift dargestellt. Da das Klagepatent davon ausgeht, dass eine rein digitale integrierte Schaltung keine Differenzeing\u00e4nge aufweist, k\u00f6nnen Buffer, die \u00fcber zwei Differenzeing\u00e4nge zwei Spannungswerte erhalten und zur Ausgabe bin\u00e4rer Daten heranziehen, nicht mehr als Eingangsbuffer im Sinne der Lehre des Klagepatentanspruchs angesehen werden. Es kommt daher entgegen der Auffassung der Kl\u00e4gerin f\u00fcr den Begriff des digitalen Buffers nicht allein darauf an, dass das Bauteil nach dem Prinzip der digitalen Schaltung arbeitet, das hei\u00dft die von ihm bearbeiteten Signale durch zwei Zust\u00e4nde interpretierbar sind und im Ergebnis am Ausgang des Buffers eine logische \u201e1\u201c oder \u201e0\u201c ausgegeben wird.<\/p>\n

III.
\nDie angegriffenen Ausf\u00fchrungsformen machen von der Lehre des Klagepatentanspruchs nicht wortsinngem\u00e4\u00df Gebrauch. Dazu w\u00e4re erforderlich, dass f\u00fcr jedes Ger\u00e4t der Serie gezeigt wird, aus welchen Bauteilen die S0-Schnittstelle besteht und wie diese \u2013 insbesondere bei der Verwendung von FPGA \u2013 konfiguriert sind. Au\u00dfer f\u00fcr das G Fon WLAN 7XXX und das G Fon WLAN 7XXX ist f\u00fcr die anderen angegriffenen Ger\u00e4te weder die Schaltung, noch deren Konfiguration dargelegt, worauf die Kl\u00e4gerin auch in der m\u00fcndlichen Verhandlung hingewiesen worden ist. Aber auch das G Fon WLAN 7XXX und das G Fon WLAN 7XXX machen von der Lehre des Klagepatentanspruchs keinen Gebrauch. Denn sie verwenden keine rein digitale integrierte Schaltung (Merkmal 2.1), deren Empfangsschaltung zwei digitale Eingangsbuffer im Sinne des Klagepatents verwendet (Merkmal 4.1), da die Eingangsbuffer der Schaltung zwei Differenzeing\u00e4nge aufweisen.<\/p>\n

F\u00fcr die Schaltung der beiden angegriffenen Ger\u00e4te wird neben anderen Bauteilen ein M-FPGA von N verwendet. Zwar betreffen die Anlagen A.M1 und A.M2a lediglich das G Fon WLAN 7XXX, was auch die Beklagte veranlasst hat anzunehmen, die Kl\u00e4gerin beziehe den Verletzungsvorwurf lediglich auf dieses Ger\u00e4t. Die Kl\u00e4gerin hat jedoch anschlie\u00dfend klargestellt, dass (neben anderen Ger\u00e4ten) auch das G Fon WLAN 7XXX angegriffen werde, anhand dessen die Stromlaufpl\u00e4ne extrahiert worden seien. S\u00e4mtliche Ausf\u00fchrungen der Kl\u00e4gerin zur Verletzung des Klageschutzrechte und zur Verwendung eines M-FPGA beziehen sich daher auch auf das G Fon WLAN 7XXX. F\u00fcr das G Fon WLAN 7XXX ergibt sich die Verwendung des M-FPGA bereits aus den soeben genannten Anlagen zur Akte 4a O XXX\/XX. Dem ist auch die Beklagte nicht weiter entgegengetreten.<\/p>\n

Die Kl\u00e4gerin hat in der Klageschrift unter Verweis auf die Innenschaltung des von der Beklagten verwendeten FPGA (Anlage A.M4) zun\u00e4chst lediglich vorgetragen, die Eing\u00e4nge IO_L32\u2026 und IO_L31\u2026 seien mit digitalen Eingangsbuffern verbunden; zwei der drei in dem vereinfachten IOB-Diagramm dargestellten Buffer m\u00fcssten verwendet werden. Dies gen\u00fcgt jedoch nicht, um darzulegen, dass es sich bei dem verwendeten FPGA der M-Familie um eine rein digitale integrierte Schaltung handelt (Merkmal 2.1), deren Empfangsschaltung zwei digitale Eingangsbuffer verwendet (Merkmal 4.1). Denn bereits aus dem vereinfachten IOB-Diagramm (Anlage A.M4) ist erkennbar, dass jedenfalls einer der drei Buffer f\u00fcr differenzielle Standards verwendbar ist.<\/p>\n

Entsprechend hat auch die Beklagte vorgetragen, dass die FPGAs der M-Familie die Integration analoger, differenzieller Eing\u00e4nge erlaube und eine Mixed-Mode- oder Mixed-Signal-Konfiguration zulasse. Soweit die Kl\u00e4gerin unter Bezugnahme auf einen Auszug aus der freien Online-Enzyklop\u00e4die \u201eWikipedia\u201c einwendet, dass es sich bei FPGAs um rein digitale Schaltungen handele, die von \u201eField Programmable Analog Arrays\u201c (FPAAs) mit analogen Funktionsbl\u00f6cken zu unterscheiden seien, ist dies unbehelflich. Denn der Schluss von der Definition des Begriffs FPGA in Wikipedia auf die Funktionsm\u00f6glichkeiten des M-FPGA verbietet sich. Im vorliegenden Fall kommt es vielmehr auf die konkreten Konfigurationsm\u00f6glichkeiten des tats\u00e4chlich verwendeten IC, hier also eines M-FPGA, an. Soweit dieser auch analoge Funktionsbl\u00f6cke enth\u00e4lt, ist es unbeachtlich, ob die Definition in Wikipedia zu eng oder die Bezeichnung FPGA f\u00fcr die integrierte Schaltung des Typs M falsch gew\u00e4hlt ist.<\/p>\n

Die Beklagte hat weiterhin vorgetragen, sie habe den M-FPGA nicht als rein digitale integrierte Schaltung konfiguriert, sondern verwende \u201eLow Voltage Differential Signaling\u201c (LVDS). Es handelt sich dabei um einen Schnittstellenstandard f\u00fcr die Hochgeschwindigkeits-Daten\u00fcbertragung. Dass der M-FPGA f\u00fcr die Verwendung des LVDS-Standards konfiguriert werden kann, ist zwischen den Parteien unstreitig und ergibt sich zudem aus dem M Generation FPGA User Guide (Anlage B-5), wo es hei\u00dft, dass die Input-\/Output-Blocks (IOB) der M-Generation differenzielle I\/O-Standards wie zum Beispiel LVDS, BLVDS und RSDS umfassen. Solche differenziellen I\/O ben\u00f6tigen zwei Pins f\u00fcr jedes Signal, die gegenl\u00e4ufig umschalten (S. 318 der Anlage B-5). Auch die Beklagte hat ausgef\u00fchrt, eine LVDS-Zelle verf\u00fcge \u00fcber zwei analoge Eing\u00e4nge (Pins), an denen analoge Spannungen anl\u00e4gen. Die Differenz der anliegenden, kontinuierlichen Spannungswerte werde mittels eines differentiell arbeitenden Vorverst\u00e4rkers verst\u00e4rkt. Die verst\u00e4rkte Differenzspannung werde an einen differenziellen Spannungskomparator weitergegeben und erst dort mit einer Referenzspannung verglichen und digitalisiert.<\/p>\n

Vor diesem Hintergrund kann ein mit dem LVDS-Standard arbeitender FPGA nicht mehr als rein digitale Schaltung im Sinne der Lehre des Klagepatentanspruchs verstanden werden. Dies folgt bereits daraus, dass eine solche Schaltung Differenzeing\u00e4nge aufweist, die nach der Lehre des Klagepatentanspruchs ausgeschlossen sind. Denn die digitalen Eingangsbuffer sollen die \u00fcber den einzelnen Eingang eingehenden Signale allein aufgrund eines Schwellwertes digitalisieren. Die Verwendung des LVDS-Standards erfordert jedoch zwei Eing\u00e4nge, wobei die Differenz der an den Eing\u00e4ngen anliegenden Spannung verst\u00e4rkt und weiter verarbeitet wird. Genau diese Funktionsweise ergibt sich auch aus dem von der Kl\u00e4gerin in der beigezogenen Akte des Parallelverfahrens 4a O XX\/XX vorgelegten Wikipedia-Auszug zum Begriff \u201eLow Voltage Differential Signaling\u201c (LVDS) (Anlage K-C-4). Denn dort hei\u00dft es, dass zwei Leitungen \u2013 sprich Eing\u00e4nge \u2013 verwendet werden und die Differenz der Spannungen f\u00fcr den Logikzustand ausschlaggebend ist. Auf den Umstand, dass ein f\u00fcr den LVDS-Standard konfigurierter FPGA tats\u00e4chlich analoge Technologie \u2013 \u00e4hnlich wie im Stand der Technik \u2013 verwendet, weist auch der von der Beklagten vorgelegte Vortrag von O, Mitarbeiter des an der Entwicklung des LVDS-Standards ma\u00dfgeblich beteiligten Unternehmens National Semiconductor, hin. Darin beschreibt er, dass System-Designer auf der Suche nach h\u00f6heren \u00dcbertragungsraten auf analoge Techniken f\u00fcr das Schaltungsdesign und die Daten\u00fcbertragung angewiesen seien, und eine analoge Technologie, die den Bed\u00fcrfnissen der System-Designer entgegenkomme, sei LVDS.<\/p>\n

Die Kl\u00e4gerin kann dagegen nicht mit Erfolg einwenden, die vorstehenden Ausf\u00fchrungen von P bez\u00f6gen sich allgemein auf LVDS-Buffer, von denen Ausgangsbuffer analoge Schaltelemente aufweisen k\u00f6nnten, wohingegen von der Beklagten die Verwendung analoger Schaltelemente f\u00fcr Eingangsbuffer nicht dargelegt worden sei. Abgesehen davon, dass die Beklagte \u2013 von der Kl\u00e4gerin bestritten \u2013 vorgetragen hat, dass eine LVDS-Zelle funktionell aus einem Differenzverst\u00e4rker und einem Komparator bestehe, l\u00e4sst sich bereits dem M Generation FPGA User Guide (Anlage B-5) entnehmen, dass die Verwendung von LVDS einen Eingangsbuffer mit zwei Differenzeing\u00e4ngen voraussetzt, die damit keine Eingangsbuffer im Sinne des Klagepatents sind (vgl. S. 333 der Anlage B-5). Daher greift auch der Einwand der Kl\u00e4gerin nicht durch, in der \u00dcbersicht \u00fcber die funktionalen Kategorien des M-FPGA (Anlage K-A-2) seien Digital-Analog-Wandler und Analog-Digital-Wandler (DAC und ADC) nicht genannt.<\/p>\n

Die Kl\u00e4gerin hat auf den Vortrag der Beklagten, die Empfangsschaltung der angegriffenen Ausf\u00fchrungsform arbeite mit dem LVDS-Standard, zun\u00e4chst erwidert, bei einem differenziellen Eingangsbuffer w\u00fcrden lediglich die an den beiden Eing\u00e4ngen anliegenden Spannungen verglichen und in Abh\u00e4ngigkeit davon, ob die eine oder andere Spannung h\u00f6her sei, eine logische 1 oder 0 ausgegeben. Es sei aber nicht m\u00f6glich, dass analoge Differenzspannungen auftr\u00e4ten. Dieser Ansicht kann nicht gefolgt werden, da sie im Widerspruch zu den soeben zitierten Ausf\u00fchrungen in der Anlage K-C-4 im Verfahren 4a O XX\/XX steht. Im \u00dcbrigen hat die Kl\u00e4gerin damit nicht dargelegt, dass der M-FPGA in der angegriffenen Ausf\u00fchrungsform so konfiguriert wurde, dass in der Empfangsschaltung digitale Eingangsbuffer im Sinne des Klagepatents zum Einsatz kommen. Denn auch differenzielle Eingangsbuffer weisen zwei Differenzeing\u00e4nge auf, die nach der Lehre des Klagepatentanspruchs im hier verstandenen Sinne gerade nicht gewollt sind. Andernfalls bed\u00fcrfte es nicht der Mittelanzapfung des Empfangstrafos (Merkmal 4.2).<\/p>\n

Weiterhin hat die Kl\u00e4gerin eingewandt, selbst wenn die Beklagte LVDS-Buffer verwende, handele es sich um digitale Eingangsbuffer, da diese nur zwei Zust\u00e4nde unterscheiden. Dem kann mit Blick auf die Auslegung des Klagepatentanspruchs nicht gefolgt werden, weil es nach der erfindungsgem\u00e4\u00dfen Lehre gerade nicht ausreicht, dass im Ergebnis zwischen zwei Zust\u00e4nden unterschieden wird. Vielmehr sollen Differenzeing\u00e4nge einer digitalen Schaltung, wie sie beispielsweise auch bei der Verwendung des LVDS-Standards zur Anwendung kommen, gerade ausgeschlossen werden. Daher geht auch der weitere Einwand der Kl\u00e4gerin ins Leere, die Beklagte nutze nicht die mit dem LVDS-Standard erm\u00f6glichte Hochgeschwindigkeits-Signal\u00fcbertragung.<\/p>\n

Schlie\u00dflich hat die Kl\u00e4gerin darauf hingewiesen, dass die Beklagte am Eingang der von ihr verwendeten LVDS-Buffer nicht die erforderlichen 100 \u03a9 Abschlusswiderst\u00e4nde angebracht habe. Weiterhin hat die Kl\u00e4gerin unter Bezugnahme auf das Schaltbild in der Anlage K-A-4 vorgetragen, dass jeweils ein Buffer-Eingang mit einer konstanten Spannung von 1,2 V belegt sei. Dies spreche gegen die Annahme, dass es sich um differenzielle Eingangsbuffer handele, die an beiden Eing\u00e4ngen analoge Signale der S0-Schnittstelle empfingen, die Differenz analog verst\u00e4rkten und in Abh\u00e4ngigkeit davon das digitale Signal generierten. Bei der festanliegenden Spannung handele es sich vielmehr um eine Referenzspannung VREF, mit der die am anderen Eingang des Buffers anliegende Signalspannung (vom Trafo kommend) verglichen werde. Die Buffer entschieden daher nur, ob die Spannung ober- oder unterhalb eines Schwellwertes liege, und g\u00e4ben dementsprechend eine logisch 1 oder 0 aus. Damit arbeite die angegriffene Ausf\u00fchrungsform wie eine erfindungsgem\u00e4\u00dfe Schnittstelle.<\/p>\n

Dem kann mit Blick auf die Funktionsweise einer LVDS-Zelle und den Vortrag der Beklagten nicht gefolgt werden. Die Kl\u00e4gerin vermutet lediglich aufgrund der Verwendung einer konstanten Spannung von 1,2 V, dass eine Referenzspannung VREF verwendet werde, mit der die am anderen Eingang des Buffers anliegende Signalspannung verglichen werde. Nach dem von der Kl\u00e4gerin selbst vorgelegten Wikipedia-Auszug zur Funktionsweise des LVDS-Standards (Anlage K-C-4 im Verfahren 4a O XX\/XX) ist aber gerade die Differenz der Spannungen f\u00fcr den Logikzustand ausschlaggebend und nicht der (mit einem Schwellwert zu vergleichende) Absolutwert der am Eingang des digitalen Buffers anliegenden Spannung. Schon aus diesem Grund geht der Vortrag der Kl\u00e4gerin, der FPGA sei so konfiguriert, dass die Eingangsbuffer lediglich einen Schwellwertvergleich vorn\u00e4hmen, ins Leere. Dar\u00fcber hinaus hat die Beklagte vorgetragen, dass an beiden Eing\u00e4ngen der beiden LVDS-Zellen (nicht nur an den Minus-Eing\u00e4ngen, wie von der Kl\u00e4gerin abweichend von dem von ihr extrahierten Stromlaufplan in Anlage K-A-4 vorgetragen) eine leicht unsymmetrische Gleichspannung anliege, die jeweils die an einem der beiden Eing\u00e4nge einer LVDS-Zelle anliegende Signalspannung \u00fcberlagere. Die Differenz der an den beiden Eing\u00e4ngen anliegenden Spannung werde verst\u00e4rkt und erst dieser verst\u00e4rkte Wert einer nachfolgenden Komparatoreinheit zugef\u00fchrt, um ihn zu digitalisieren. Vor diesem Hintergrund hat die Kl\u00e4gerin nicht substantiiert dargelegt, dass lediglich ein einfacher digitaler Eingangsbuffer im Sinne der Lehre des Klagepatentanspruchs zur Anwendung gelangt. Insofern ist auch unerheblich, dass die LVDS-Zelle nicht unmittelbar die Differenz der \u00fcber die beiden Signalleitungen \u00fcbertragenen Signalspannungen verst\u00e4rkt und auswertet, sondern \u2013 so der Vortrag der Beklagten \u2013 die Differenz zwischen der an dem einen Eingang anliegenden Vorspannung und der am anderen Eingang anliegenden, von der Vorspannung zus\u00e4tzlich \u00fcberlagerten Signalspannung. Denn auch in diesem Fall verwendet die angegriffene Ausf\u00fchrungsform Differenzeing\u00e4nge, die aus der Lehre des Klagepatentanspruchs herausf\u00fchren. Daher ist es auch unbehelflich, soweit die Kl\u00e4gerin bestreitet, dass an den Minus-Eing\u00e4ngen der LVDS-Zellen (L1neg und L2neg in der Anlage B-12) \u00fcberhaupt eine Signalspannung anliege. Dies gen\u00fcgt nicht, um darzulegen, dass die angegriffene Ausf\u00fchrungsform mit einfachen digitalen Buffern in Abgrenzung zu Buffern mit Differenzeing\u00e4ngen arbeitet.<\/p>\n

IV.
\nDie Kostenentscheidung beruht auf \u00a7\u00a7 91, 269 Abs. 3 S. 3 ZPO.<\/p>\n

Die Entscheidung \u00fcber die vorl\u00e4ufige Vollstreckbarkeit folgt aus \u00a7 709 S. 1 und 2 ZPO.<\/p>\n

Streitwert: 100.000,00 EUR<\/p>\n","protected":false},"excerpt":{"rendered":"

D\u00fcsseldorfer Entscheidung Nr.: 1484 Landgericht D\u00fcsseldorf Urteil vom 14. September 2010, Az. 4a O 295\/08 Rechtsmittelinstanz: 15 U 2\/14<\/p>\n","protected":false},"author":25,"featured_media":0,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[26,2],"tags":[],"class_list":["post-655","post","type-post","status-publish","format-standard","hentry","category-26","category-lg-duesseldorf"],"acf":[],"_links":{"self":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/655","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/users\/25"}],"replies":[{"embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=655"}],"version-history":[{"count":3,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/655\/revisions"}],"predecessor-version":[{"id":4501,"href":"https:\/\/d-prax.de\/index.php?rest_route=\/wp\/v2\/posts\/655\/revisions\/4501"}],"wp:attachment":[{"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=655"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=655"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/d-prax.de\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=655"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}